Diodų loginiai elementai arba, ir. Diodiniai vartai arba ir Logic 2

LOGIKOS ELEMENTAI

Bendra informacija.

Aukščiau buvo pažymėta, kad loginės funkcijos ir jų argumentai turi log.0 ir log.1 reikšmę. Šiuo atveju reikia turėti omenyje, kad įrenginiuose log.0 ir log.1 atitinka tam tikro lygio (arba formos) įtampą. Dažniausiai naudojami du log.0 ir log.1 fizinio vaizdavimo būdai: potencialas ir impulsas.

Esant potencialo formai (2.1 pav., a ir 2.1, b) log.0 ir log.1 atvaizduoti naudojama dviejų lygių įtampa: aukštas lygis atitinka log.1 ( lygio žurnalas.1) o žemas lygis atitinka log.0 ( lygio žurnalas.0). Toks loginių dydžių reikšmių vaizdavimo būdas vadinamas teigiama logika. Palyginti retai naudojama vadinamoji neigiama logika, kurioje log.1 priskiriamas žemos įtampos lygis, o log.0 – aukštas. Toliau, jei nenurodyta kitaip, naudosime tik teigiamą logiką.

Esant impulso formai log.1 atitinka impulso buvimą, loginis 0 – impulso nebuvimą (2.1 pav., c).

Atkreipkite dėmesį, kad jei su potencialo forma signalą atitinkančią informaciją (log.1 arba log.0) galima nustatyti beveik bet kuriuo metu, tai naudojant impulsinę formą, įtampos lygio ir loginės reikšmės atitikimas. reikšmė nustatoma tam tikrais atskirais laiko taškais (vadinamaisiais laikrodžio laiko taškais), parodytais 2.1 pav., sveikaisiais skaičiais t = 0, 1, 2, ...

Bendrieji loginių elementų žymėjimai.




Loginiai pagrindo elementai AND, ARBA, NE atskiruose komponentuose.

diodo elementas ARBA (surinkimas)

Loginis elementas ARBA, atliekamas dioduose, turi du ar daugiau įėjimų ir vieną išėjimą. Elementas gali veikti tiek su potencialiu, tiek impulsiniu loginių reikšmių vaizdavimu.

Ant pav. 2.2,a parodyta diodo elemento, skirto darbui su teigiamo poliškumo potencialais ir impulsais, schema. Naudojant neigiamą logiką ir neigiamus potencialus, arba neigiamo poliškumo impulsus, reikia keisti diodų poliškumą, kaip parodyta 2.2 pav., b.

Apsvarstykite grandinės veikimą Fig. 2.2a. Jei impulsas (arba didelis potencialas) veikia tik vieną įėjimą, tada atsidaro diodas, prijungtas prie šio įėjimo, ir impulsas (arba didelis potencialas) per atvirą diodą perduodamas į rezistorių R. Tokiu atveju atsiranda poliškumo įtampa. prie kurių diodai grandinėse likusius įėjimus veikia blokuojančia įtampa.

ryžių. 2.2.

Jei signalai, atitinkantys log.1, vienu metu priimami keliuose įėjimuose, tai griežtai sulyginus šių signalų lygius, atsidarys visi prie šių įėjimų prijungti diodai.

Jei atviro diodo varža yra maža, palyginti su rezistoriaus R varža, išėjimo įtampos lygis bus artimas įėjimo signalo lygiui, nepriklausomai nuo to, kiek įėjimų vienu metu turi log.1 signalą.

Atkreipkite dėmesį, kad jei įvesties signalų lygiai skiriasi, atsidaro tik to įėjimo diodas, kurio signalo lygis turi didžiausią reikšmę. Per rezistorių R sukuriama įtampa, artima didžiausiai iš įėjimus veikiančių įtampų. Visi kiti diodai yra uždaryti, atjungiantys šaltinius su žemu signalo lygiu nuo išvesties.

Taigi elemento išėjime susidaro log.1 atitinkantis signalas, jeigu bent vienas iš įėjimų turi log.1. Todėl elementas įgyvendina disjunkcijos operaciją (OR operaciją).

Apsvarstykite veiksnius, turinčius įtakos išėjimo impulso formai. Tegul elementas turi n įėjimų ir vienas iš jų tiekiamas stačiakampiu įtampos impulsu iš šaltinio su išėjimo varža Rout. Prie šio įėjimo prijungtas diodas yra atviras ir turi mažą varžą. Nuotoliniai diodai yra uždaryti, jų p-n talpos C d - perėjimai per šaltinių, prijungtų prie įėjimų, išėjimo varžas, pasirodo, yra prijungti lygiagrečiai su elemento išėjimu. Kartu su apkrova ir įrengimo talpa C n susidaro tam tikra lygiagrečiai R jungiama lygiavertė talpa C eq \u003d C d + (n-1) C d (2.3 pav., a).

Šiuo momentu, kai impulsas yra nukreiptas į įėjimą, dėl talpos C ek išėjimo įtampa negali staigiai padidėti; jis auga eksponentiškai su laiko konstanta

(nes R out< R), стремясь к значению U вх R/(R + R вых).

ryžių. 2.3.

Įvesties impulso pabaigoje įkrauto kondensatoriaus C eq įtampa negali staigiai nukristi; jis eksponentiškai mažėja su laiko konstanta (šiuo metu visi diodai yra uždaryti); nes išėjimo impulso nutraukimo trukmė yra didesnė už jo priekio trukmę (2.3 pav., b). Kitą impulsą tiekti į elemento įvestį leidžiama tik po to, kai likutinė įtampa išėjime dėl ankstesnio impulso veikimo sumažėja iki tam tikros mažos vertės. Todėl lėtas išėjimo įtampos mažėjimas sukelia poreikį padidinti laikrodžio intervalą ir todėl yra našumo sumažėjimo priežastis.

diodo elementas IR (sutapimo grandinė)

IR vartai turi vieną išėjimą ir du ar daugiau įėjimų. Diodo elementas Ir gali dirbti su informacija, pateikta tiek potencialo, tiek impulso forma.

2.4 pav., a parodyta grandinė, naudojama teigiamoms įėjimo įtampoms. Naudojant neigiamą logiką ir neigiamą įėjimo įtampą, arba neigiamo poliškumo impulsus, reikia keisti maitinimo įtampos poliškumą ir diodų poliškumą (2.4 pav., b).

ryžių. 2.4.

Tegul vienas iš grandinės įėjimų 2.4 pav., a turi žemą įtampos lygį, atitinkantį log.0 lygį. Srovė bus uždaryta grandinėje iš šaltinio E per rezistorių R, ​​atvirą diodą ir žemos įvesties įtampos šaltinį. Kadangi atviro diodo varža yra maža, mažas potencialas iš įėjimo per atvirą diodą bus perduodamas į išėjimą. Diodai, prijungti prie likusių įėjimų, kuriuos veikia aukštos įtampos lygis, pasirodo, yra uždaryti. Diodą veikiančią įtampą galima nustatyti susumavus įtampas, kai apeinant išorinę diodo grandinę iš jo anodo į katodą. Naudojant tokį apėjimą, įtampa per diodą yra lygi U d \u003d U out - U in. Taigi, diodų anodams taikoma išėjimo įtampa yra jiems teigiama, linkusi atidaryti diodus; katodui taikoma įėjimo įtampa yra neigiama, linkusi uždaryti diodą. Ir jei tu išėjai< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.

Taigi, jei bent vienas iš įėjimų turi žemo lygio įtampą (log.0), tai elemento išėjime susidaro žemo lygio įtampa (log.0).

Tegul aukšto lygio įtampa (log.1) veikia visus įėjimus. Jų reikšmė gali šiek tiek skirtis. Taip atsidarys diodas, kuris prijungtas prie žemesnės įtampos įvesties. Ši įtampa per diodą bus perduodama į išėjimą. Likę diodai bus praktiškai uždaryti. Išėjimas bus nustatytas į aukšto lygio įtampą (log.1).

Todėl elemento išėjime log.1 lygio įtampa nustatoma tada ir tik tada, kai visuose įėjimuose yra taikoma log.1 lygio įtampa. Taigi įsitikiname, kad elementas atlieka loginę IR operaciją.

Apsvarstykite išėjimo impulso formą (2.5 pav.).

Darysime prielaidą, kad prie išėjimo yra prijungtas koks nors lygiavertis talpinis elementas C eq, kurio talpa apima apkrovos, montavimo ir uždarų diodų talpas. Šiuo metu į visus įėjimus vienu metu veikia įtampos impulsas, C eq įtampa (elemento išėjime) negali staigiai padidėti. Visi diodai iš pradžių yra uždaros įėjimo įtampos, kurios diodams yra neigiamos. Todėl įvesties šaltiniai bus atjungti nuo C eq. Kondensatorius C eq įkraunamas iš šaltinio E per rezistorių R. Kondensatoriaus įtampa (taigi ir elemento išėjime) didėja eksponentiškai su laiko konstanta (2.5 pav., b). Tuo momentu, kai u out viršija įėjimo įtampų minimumą, atsidarys atitinkamas diodas ir u in augimas sustos. Srovė iš šaltinio E, anksčiau uždaryta per C eq, persijungia į atvirą diodo grandinę.


ryžių. 2.5.

Pasibaigus įvesties impulsams, visi diodai atsidaro su teigiama įtampa jiems u out. Yra gana greitas iškrovimas C eq per atvirus diodus ir mažas įvesties signalo šaltinių išėjimo varžas. Išėjimo įtampa eksponentiškai mažėja esant nedidelei laiko konstantai.

Palyginus diodų elementų ARBA ir AND išėjimo impulsų formas, matyti, kad OR elemente impulsų ribojimas yra labiau išplėstas, AND elemente – jo priekis.

tranzistoriaus elementas NĖRA (keitiklis)

ryžių. 2.6.

Operacija NOT gali būti įgyvendinta naudojant pagrindinį elementą, parodytą Fig. 2.6a. Atkreipkite dėmesį, kad šis elementas atlieka operaciją NOT tik potencialia loginių verčių vaizdavimo forma. Kai įėjimo signalas žemas, atitinkantis log.0, tranzistorius uždaromas, jo išėjime nustatoma aukšto lygio įtampa E (log1). Ir atvirkščiai, esant aukštam įėjimo įtampos lygiui (log.1 lygis), tranzistorius prisotinamas, jo išėjime nustatoma artima nuliui įtampa (log.0 lygis). Įėjimo ir išėjimo įtampų grafikai parodyta fig. 2.6b.

Pagrindo IR-NE vientisieji loginiai elementai ir jų parametrai.

Integraliniai logikos elementai naudojami potencialioje loginių reikšmių vaizdavimo formoje.

Integruoto elemento AND-NOT DTL tipo grandinė parodyta fig. 2.7. Elementą galima padalyti į dvi funkcines dalis iš eilės. Įvesties reikšmės taikomos daliai, kuri yra diodas IR užtvarai. Antroji elemento dalis, pagaminta ant tranzistoriaus, yra inverteris (atliekantis NOT operaciją). Taigi elemente nuosekliai atliekamos loginės IR ir NE operacijos, todėl apskritai jis įgyvendina loginę AND-NE operaciją.

Jei visuose elemento įėjimuose veikia aukšto lygio įtampa (log.1), tai pirmosios grandinės dalies išėjime (taške A) susidaro aukšto lygio įtampa. Ši įtampa per diodus VD perduodama į tranzistoriaus įėjimą, kuris yra soties režime, elemento išėjime, įtampa žema (log.0).

ryžių. 2.7.

Jei bent vienas iš įėjimų turės žemo lygio įtampą (log.0), tai taške A susidaro žemo lygio įtampa (artima nuliui), tranzistorius uždaromas ir aukšto lygio įtampa generuojama elemento išvestis (log.1). Diodinio elemento AND veikimas integruotame variante skiriasi nuo to paties elemento, aptarto aukščiau, veikimo atskiruose komponentuose tuo, kad log.1 vienu metu pritaikius visoms įėjimams, visi diodai pasirodo esantys uždaryti. Dėl to srovės suvartojimas iš šaltinio, tiekiančio įėjimo įtampą log.1, sumažėja iki labai mažos reikšmės.

Leiskite mums išsamiau apsvarstyti elemento keitiklio dalies veikimą. Pirma, atkreipiame dėmesį į kai kurias integrinių grandynų tranzistorių ypatybes. Mikroschemose naudojami n-p-n tipo silicio tranzistoriai (šiuo atveju kolektoriaus maitinimo įtampa turi teigiamą poliškumą, o tranzistorius atsidaro esant teigiamai įtampai tarp pagrindo ir emiterio). Ant pav. 2.8 paveiksle parodyta tipinė kolektoriaus srovė, palyginti su įtampa tarp bazės ir emiterio aktyviuoju režimu. Šios charakteristikos ypatumas yra tas, kad tranzistorius praktiškai pradeda atsidaryti esant santykinai didelėms bazinės įtampos vertėms (dažniausiai viršijant 0,6 V). Ši funkcija leidžia atsisakyti bazinio poslinkio šaltinių, nes net esant teigiamai bazinei įtampai dešimtosioms voltų, tranzistorius pasirodo praktiškai uždarytas. Galiausiai, kita mikroschemos tranzistoriaus ypatybė yra ta, kad įtampa tarp kolektoriaus ir emiterio soties režimu yra gana didelė (gali būti 0,4 V ir didesnė).

ryžių. 2.8.

Tegul signalai į loginio elemento įėjimus tiekiami iš panašių elementų išėjimų. Paimkime log.1 įtampą, lygią 2,6 V, log.0 įtampą 0,6 V, atvirų diodų įtampas ir sočiojo tranzistoriaus bazinio emiterio įtampą, lygią 0,8 V.

Kai į visus įėjimus įjungiama 2,6 V įtampa (log.1 lygis) (žr. 2.7 pav.), diodai prie įėjimų užsidaro, srovė iš šaltinio E 1 per rezistorių R 1, diodai VD pereina į tranzistoriaus bazė, nustatant tranzistorių į soties režimą. Elemento išėjime susidaro žemo lygio 0,6 V įtampa (log.0 lygis). Įtampa U A yra lygi diodų VD ir U BE įtampų sumai: 3 0,8 \u003d 2,4 V. Taigi įvesties dioduose yra 0,2 V atvirkštinė įtampa.

Jei bent vienas iš įėjimų tiekiamas žemo lygio 0,6 V įtampa (log.0 lygis), tada srovė iš šaltinio E 1 uždaroma per rezistorių R 1, atvirą įėjimo diodą ir įvesties signalo šaltinį. Šiuo atveju U A \u003d 0,8 + 0,6 \u003d 1,4 V. Esant tokiai įtampai, tranzistorius yra uždaras dėl VD diodų (šie diodai vadinami) poslinkio poslinkio diodai). Srovė iš šaltinio E 1, tekanti per rezistorių R 1, diodus VD ir rezistorių R 2, ant poslinkio diodų sukuria įtampos kritimą, artimą U A. Įtampa U BE teigiama, bet daug mažesnė nei 0,6 V, ir tranzistorius uždarytas.

Elemento AND-NE diodo-tranzistoriaus logika (DTL)

2.9 pav. parodyto elemento pagrindinė grandinė, kaip ir aukščiau aptarto DTL elemento grandinė, susideda iš dviejų nuosekliai sujungtų funkcinių dalių: grandinės, kuri atlieka operaciją IR, ir inverterio grandinės. Išskirtinis TTL elemento AND grandinės konstrukcijos bruožas yra tas, kad jame naudojamas vienas kelių emiterių tranzistorius MT, kuris pakeičia DTL grandinės įvesties diodų grupę. MT emiterio jungtys veikia kaip įvesties diodai, o kolektoriaus jungtis atlieka poslinkio diodo vaidmenį elementų grandinės apverčiamosios dalies tranzistoriaus bazinėje grandinėje.

Atsižvelgiant į MT veikimo principą, jį galima pavaizduoti kaip sudarytą iš atskirų tranzistorių su kombinuotomis bazėmis ir kolektoriais, kaip parodyta 2.9 pav., b.


ryžių. 2.9

Tegu įtampos lygis log.1 (3.2 V) taikomas visiems elemento įėjimams. Galimas potencialų pasiskirstymas atskiruose grandinės taškuose parodytas 2.10 pav., a. Pasirodo, MT emiterio sandūros yra atvirkštinės (emiterio potencialai yra didesni už bazinius potencialus), MT kolektoriaus sandūra, priešingai, yra nukreipta į priekį (kolektoriaus potencialas yra mažesnis už bazinį potencialą). Taigi MT gali būti pavaizduotas tranzistoriais, veikiančiais aktyviuoju režimu su atvirkštine jungtimi (tokiame inkliuzijoje keičiasi emiterio ir kolektoriaus vaidmenys). Kelių emiterių tranzistorius suprojektuotas taip, kad jo padidėjimas atvirkštinio perjungimo metu būtų daug mažesnis nei vienetas. Todėl emiteriai ima nedidelę srovę iš įvesties signalo šaltinių (priešingai nei DTL elementuose, kur ši srovė per uždarus įvesties diodus praktiškai lygi nuliui). Bazinė srovė MT per kolektoriaus sandūrą teka į tranzistoriaus VT pagrindą, išlaikant pastarąjį soties režimu. Išėjimas nustatytas į žemo lygio įtampą (log.0).


ryžių. 2.10.

Apsvarstykite kitą grandinės būseną. Tegul bent vienas iš įėjimų turi įtampos lygio logą.0. Gautas potencialų pasiskirstymas parodytas 2.10 pav., b. MT bazinis potencialas yra didesnis nei emiterio ir kolektoriaus potencialas. Todėl tiek emiterio, tiek kolektoriaus sandūros yra nukreiptos į priekį, o MT yra soties režimu. Visa bazinė srovė MT uždaroma per emiterio jungtis. Įtampa tarp emiterio ir kolektoriaus yra artima nuliui, o emiterį veikiantis žemos įtampos lygis per MT perduodamas į tranzistoriaus VT bazę. Tranzistorius VT uždarytas, išėjimas yra aukštos įtampos lygis (log.1 lygis). Šiuo atveju beveik visa MT bazinė srovė yra uždaryta per MT į priekį nukreiptą emiterio jungtį.

Integralinių loginių elementų pagrindiniai parametrai

Apsvarstykite pagrindinius parametrus ir būdus, kaip juos pagerinti.

Įvesties telkimo koeficientas apibrėžia elementų įvesčių skaičių loginiams kintamiesiems pateikti. Elementas su dideliu įvesties telkimo koeficientu turi daugiau loginių galimybių.

keliamoji galia (arba išvesties ventiliatorius) nustato panašių elementų įėjimų, kuriuos galima prijungti prie šio elemento išvesties, skaičių. Kuo didesnė elementų apkrova, tuo mažiau elementų gali prireikti statant skaitmeninį įrenginį.

Norint padidinti apkrovą DTL ir TTL, naudojama sudėtinga apverčiamosios dalies schema. Elementų schema su vienu iš kompleksinio keitiklio variantų parodyta 2.11 pav.


ryžių. 2.11

2.11a paveiksle parodytas įjungto elemento režimas. Jeigu visuose įėjimuose taikoma log.1 lygio įtampa, visa rezistorius R1 tekanti srovė tiekiama į tranzistoriaus VT2 pagrindą. Tranzistorius VT2 atsidaro ir pereina į prisotinimo režimą. Tranzistoriaus VT2 emiterio srovė teka į tranzistoriaus VT5 bazę, išlaikant šį tranzistorių atvirą. Tranzistoriai VT3 ir VT4 yra uždaryti, nes kiekvieno iš jų emiterio sandūroje veikia 0,3 V įtampa, kurios nepakanka tranzistoriams atidaryti.

Ant pav. 2.11b rodo išjungto elemento režimą. Jei bent vienas iš įėjimų turi log.0 lygio įtampą, tai rezistoriaus R1 srovė visiškai perjungiama į įėjimo grandinę. Tranzistoriai VT2 ir VT5 yra uždaryti, išėjimo įtampos lygis log.1. Tranzistoriai VT3, VT4 veikia dviejuose nuosekliai sujungtuose emiteriuose, į kurių įėjimą srovė tiekiama per rezistorių R2, o tranzistoriaus VT4 emiterio srovė maitina apkrovą.

Elemento išjungtoje būsenoje su paprastu inverteriu srovė į apkrovą tiekiama iš maitinimo šaltinio per didelės varžos kolektoriaus rezistorių Rk (žr. 2.11 pav., b). Šis rezistorius riboja maksimalią apkrovos srovės vertę (padidėjus apkrovos srovei, didėja įtampos kritimas per Rk, mažėja išėjimo įtampa). Elemente su sudėtingu keitikliu į apkrovą tiekiama VT4 tranzistoriaus, veikiančio emiterio sekimo grandinėje, emiterio srovė. Kadangi emiterio sekiklio išėjimo varža yra maža, išėjimo įtampa yra silpnesnė nei apkrovos srovės pavydas, o didelės apkrovos srovės vertės yra leistinos.

Spektaklisloginiai elementai yra vienas iš svarbiausių loginių elementų parametrų, jis įvertinamas pagal signalo sklidimo delsą nuo elemento įėjimo iki išėjimo.

2.12 paveiksle parodyta loginio elemento (inverterio) įvesties ir išvesties signalų forma: t 1,0 3 - elemento išėjimo perjungimo iš 1 būsenos į 0 delsos laikas; t 0,1 3 - perjungimo delsa iš 0 būsenos į būseną 1. Kaip matyti iš paveikslo, delsos laikas matuojamas lygio vidurkiu tarp log.0 ir log.1 lygių. Vidutinė signalo sklidimo delsa t s cf = 0,5 (t 0,1 3 + t 1,0 3).Šis parametras naudojamas apskaičiuojant signalo sklidimo delsą sudėtingose ​​loginėse grandinėse.

ryžių. 2.12

Panagrinėkime veiksnius, turinčius įtakos loginio elemento veikimui, ir našumo gerinimo metodus.

Norint padidinti elemento tranzistorių perjungimo greitį, reikia naudoti aukštesnio dažnio tranzistorius ir perjungimo tranzistorius, kad būtų sukurtos didelės valdymo srovės bazinėje grandinėje; žymiai sutrumpėja delsos laikas, naudojant prisotintą tranzitorių veikimo režimą (šiuo atveju neįtraukiamas laikas, reikalingas nedidelių nešėjų absorbcijai bazėje, kai tranzistoriai yra išjungti).

ryžių. 2.13

Šį procesą galima paspartinti šiais būdais:

· R sumažėjimas (taigi ir laiko konstantos sumažėjimas); tačiau tuo pat metu didėja srovė ir energijos šaltinio suvartojama galia;

· mažų įtampos kritimų elemente naudojimas;

· elemento išėjime naudojamas emiterio sekiklis, kuris sumažina apkrovos talpos poveikį.

Žemiau aprašant loginius emiterio susietos logikos elementus, parodytas šių metodų panaudojimas elementų greičiui padidinti.

ryžių. 2.13

Triukšmo atsparumas nustatoma pagal didžiausią trukdžių vertę, kuri nesukelia elemento trikdžių.

Triukšmo atsparumui kiekybiškai įvertinti naudojame vadinamąjį perdavimo charakteristika loginis elementas (inverteris). 2.14 paveiksle parodyta tipinė šios charakteristikos forma.

ryžių. 2.14

Perdavimo charakteristika yra išėjimo įtampos priklausomybė nuo įėjimo. Norint jį gauti, reikia prijungti visus loginio elemento įėjimus ir, keičiant įtampą išėjime, pažymėti atitinkamas įtampos vertes išėjime.

Įėjimo įtampai padidėjus nuo nulio iki slenksčio lygio log.0 U 0 p išėjimo įtampa sumažėja nuo log lygio.1 U 1 min . Tolesnis įvesties padidėjimas lemia staigų produkcijos sumažėjimą. Esant didelėms įėjimo įtampos vertėms, viršijančioms slenkstinį lygį log.1 U 0 max . Taigi normaliai veikiant elementui statiniu (pastoviu) režimu, įėjimo įtampos U 0 p< u вх

Leistini yra tokie trukdžiai, kurie, uždėję įėjimo įtampą, nenuves jos į nepriimtinų verčių U 0 p sritį.< u вх

Su emitteriu susieti loginiai vartai

Tipinė integruoto elemento su emiteriu susietos logikos schema parodyta fig. 2.15.


ryžių. 2.15.

Tranzistoriai VT 0, VT 1, VT 2, VT 3 veikia srovės jungiklio grandinėje, tranzistoriai VT 4, VT 5 - išėjimo emiterio sekikliuose. Diagramoje parodytos potencialų reikšmės įvairiuose taškuose, kai įėjimui taikoma log.1 lygio įtampa; tų pačių taškų potencialų reikšmės pateikiamos skliausteliuose tuo atveju, kai log.0 lygio įtampos taikomos visiems elemento įėjimams. Šių potencialų vertės atitinka šiuos lygius:

· maitinimo įtampa E iki = 5 V;

· lygis log.1 U 1 = 4.3 V;

· lygis log.1 U 0 = 3.5 V;

· įtampa tarp pagrindo ir atviro tranzistoriaus U emiterio yra \u003d 0,7 V.

Panagrinėkime ESL integralaus loginio elemento veikimo principą (žr. 2.15 pav.).

Tegu įtampa U 1 = 4,3 V taikoma Vx 1. Tranzistorius VT 1 yra atidarytas; šio tranzistoriaus emiterio srovė sukuria įtampos kritimą rezistoriuje R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; kolektoriaus srovė rezistoriuje R k1 sukuria įtampą U Rk1 = 0,8 V; įtampa tranzistoriaus U b kolektorius \u003d E k - U Rk1 \u003d 5 - 0,8 \u003d 4,2 V.

Įtampa tarp tranzistoriaus VT 0 U bazės ir emiterio turi būti VT0 \u003d U - U a \u003d 3,9 - 3,6 \u003d 0,3 V; šios įtampos nepakanka tranzistoriui VT 0 atidaryti. Taigi, bet kurio iš tranzistorių VT 1, VT 2, VT 3 atvira būsena veda į tranzistoriaus VT 0 uždarą būseną. Srovė per rezistorių R k2 yra labai maža (teka tik tranzistoriaus VT 5 bazinė srovė), o kolektoriaus įtampa VT 0.

Apsvarstykite kitą loginio elemento būseną. Tegul visuose įėjimuose veikia įtampa log.0 U 0 \u003d 3,5 V. Tokiu atveju tranzistorius VT 0 pasirodo esantis atviras (iš visų tranzistorių, kurių emiteriai sujungti, tas, kurio pagrindu aukštesnė įtampa atsidaro); U a = U - U be \u003d 3,9 - 0,7 \u003d 3,2 V; įtampa tarp tranzistorių VT 1, VT 2, VT 3 bazės ir emiterio yra lygi U yra VT1 ... VT0 \u003d U 0 - U a \u003d 3,5 - 0,7 \u003d 0,3 V ir šie tranzistoriai yra uždaryti; U b = 5 V; U \u003d 4,2 V.

Įtampos iš taškų b ir c į elemento išėjimus perduodamos per emiterio kartotuvus; šiuo atveju įtampos lygis sumažėja reikšme U be \u003d 0,7 V. Atkreipkime dėmesį į svarbią aplinkybę, kad įtampa išėjimuose yra lygi U 1 (4,3 V) arba U 0 (3,5 V).

Išsiaiškinkime, kokia loginė funkcija susidaro elemento išėjimuose.

Taške in ir Out 2, atidarius tranzistorių VT 0, susidaro žemo lygio įtampa, t.y. tuo atveju, kai x 1 \u003d 0, x 2 \u003d 0, x 3 \u003d 0. Bet kokiam kitam įvesties kintamųjų reikšmių deriniui tranzistorius VT 0 uždaromas ir generuojama aukšto lygio įtampa 2 išėjimas. Iš to išplaukia, kad išėjime 2 susidaro kintamųjų x 1 Vx 1 Vx 1 disjunkcija. Prie 1 išėjimo suformuojama funkcija OR-NOT.

Todėl loginis elementas atlieka OR-NOT ir OR operacijas.

ESL mikroschemose taškas d yra bendras, o taškas d yra prijungtas prie maitinimo šaltinio, kurio įtampa yra -5 V. Šiuo atveju visų grandinės taškų potencialai sumažinami iki 5 V.

Nagrinėjamas loginis elementas priklauso greičiausių elementų klasei (trumpas signalo sklidimo delsos laikas) suteikiamas šiais faktoriais: atvirieji tranzistoriai yra aktyviame režime (ne soties režime); išėjimuose panaudojus emiterių sekėjus, pagreitėja prie išėjimų prijungtų talpų įkrovimo procesas; tranzistoriai jungiami pagal perjungimo grandinę su bendra baze, o tai pagerina tranzistorių dažnines savybes ir pagreitina jų perjungimo procesą; pasirenkamas nedidelis loginių lygių skirtumas U 1 -U 0 = 0,8 V (tačiau tai lemia santykinai mažą elemento atsparumą triukšmui).

MIS tranzistorių loginiai elementai

ryžių. 2.16

Ant pav. 2.16 parodyta loginio elemento diagrama su indukuotu n tipo kanalu (vadinamoji n MIS technologija). Pagrindiniai tranzistoriai VT 1 ir VT 2 sujungti nuosekliai, tranzistorius VT 3 veikia kaip apkrova. Tuo atveju, kai aukšta įtampa U 1 veikia abi elemento įvestis (x 1 \u003d 1, x 2 \u003d 1), abu tranzistoriai VT 1 ir VT 2 pasirodo esantys ir nustatoma žema įtampa U 0 išėjime. Visais kitais atvejais bent vienas iš tranzistorių VT 1 arba VT 2 yra uždarytas, o išėjime nustatyta įtampa U 1. Taigi elementas atlieka loginę NAND funkciją.

ryžių. 2.17

Ant pav. 2.17 rodo elemento OR-NOT diagramą. Jo išėjime nustatoma žema įtampa U 0, jei bent vienas iš įėjimų turi aukštą įtampą U 1, kuri atidaro vieną iš pagrindinių tranzistorių VT 1 ir VT 2.

ryžių. 2.18

Pavaizduota fig. 2.18 grandinė yra CMOS technologijos elemento OR-NOT grandinė. Jame tranzistoriai VT 1 ir VT 2 yra pagrindiniai, tranzistoriai VT 3 ir VT 4 – apkrovos. Tegu aukštoji įtampa U 1 . Šiuo atveju tranzistorius VT 2 yra atidarytas, tranzistorius VT 4 uždarytas ir, nepaisant įtampos lygio kitoje įėjime ir likusių tranzistorių būsenos, išėjime nustatoma žema įtampa U 0. Elementas įgyvendina loginę OR-NOT operaciją.

CMTD grandinė pasižymi labai mažu srovės suvartojimu (taigi ir galia) iš maitinimo šaltinių.

Integralinės įpurškimo logikos loginiai elementai

ryžių. 2.19

Ant pav. 2.19 parodyta integralinės įpurškimo logikos (I 2 L) loginio elemento topologija. Tokiai struktūrai sukurti reikalingos dvi difuzijos silicyje su n tipo laidumu fazės: pirmosios fazės metu susidaro sritys p 1 ir p 2, antroji fazė - sritys n 2 .

Elementas turi struktūrą p 1 -n 1 -p 2 -n 1 . Patogu laikyti tokią keturių sluoksnių struktūrą, vaizduojančią ją kaip dviejų įprastų trijų sluoksnių tranzistorių struktūrų jungtį:

p 1 - n 1 - p 2 n 1 - p 2 - n 1

Tokį vaizdavimą atitinkanti schema parodyta 2.20 pav., a. Apsvarstykite elemento veikimą pagal šią schemą.

ryžių. 2.20

Tranzistorius VT 2, kurio struktūra yra n 1 -p 2 -n 1 tipo, atlieka keitiklio su keliais išėjimais funkcijas (kiekvienas kolektorius sudaro atskirą elemento išėjimą pagal atvirojo kolektoriaus grandinę).

Tranzistorius VT 2, vadinamas purkštukas, turi tokią struktūrą kaip p 1 -n 1 -p 2 . Kadangi šių tranzistorių plotas n 1 yra bendras, tranzistoriaus VT 2 emiteris turi būti prijungtas prie tranzistoriaus VT 1 pagrindo; bendros zonos p 2 buvimas lemia poreikį sujungti tranzistoriaus VT 2 pagrindą su tranzistoriaus VT 1 kolektoriumi. Taip susidaro tranzistorių VT 1 ir VT 2 jungtis, parodyta 2.20 pav., a.

Kadangi teigiamas potencialas veikia tranzistoriaus VT 1 emiterį, o bazės potencialas yra nulinis, emiterio sandūra yra nukreipta į priekį, o tranzistorius yra atviras.

Šio tranzistoriaus kolektoriaus srovė gali užsidaryti arba per tranzistorių VT 3 (ankstesnio elemento keitiklį), arba per tranzistoriaus VT 2 emiterio jungtį.

Jei ankstesnis loginis elementas yra atviroje būsenoje (tranzistorius VT 3 yra atidarytas), tada šio elemento įėjime yra žemos įtampos lygis, kuris, veikdamas VT 2 pagrindu, palaiko šį tranzistorių uždaroje būsenoje. Purkštuko VT 1 srovė užsidaro per tranzistorių VT 3. Uždarius ankstesnį loginį elementą (uždarytas tranzistorius VT 3), purkštuko VT 1 kolektoriaus srovė teka į tranzistoriaus VT 2 pagrindą, o šis tranzistorius. nustatytas į atvirą būseną.

Taigi, kai VT 3 uždarytas, tranzistorius VT 2 yra atidarytas ir, atvirkščiai, kai VT 3 yra atidarytas, tranzistorius VT 2 yra uždarytas. Elemento atviroji būsena atitinka būsenos žurnalą.0, uždara – būsenos žurnalą.1.

Purkštukas yra nuolatinės srovės šaltinis (kuris gali būti bendras elementų grupei). Dažnai naudokite sąlyginį grafinį elemento žymėjimą, parodytą 1 pav. 2.21b.

Ant pav. 2.21a parodyta grandinė, kuri įgyvendina operaciją OR-NOT. Elementų kolektorių prijungimas atitinka vadinamųjų veikimą montavimas IR. Išties pakanka, kad bent vienas elementas būtų atviroje būsenoje (log.0 būsena), tada per atvirą keitiklį bus uždaryta kito elemento injektoriaus srovė ir bus nustatytas žemas log.0 lygis. esant kombinuotam elementų išėjimui. Todėl šiame išėjime susidaro reikšmė, atitinkanti loginę išraišką x 1 x 2. Jai pritaikius de Morgan transformaciją, gaunama išraiška x 1 x 2 = . Todėl šis elementų sujungimas tikrai įgyvendina OR-NOT operaciją.


ryžių. 2.21

Loginiai elementai IR 2 L turi šiuos privalumus:

· užtikrinti aukštą integracijos laipsnį; gaminant I 2 L grandines naudojami tie patys technologiniai procesai, kaip ir gaminant integrines grandynas ant dvipolių tranzistorių, tačiau technologinių operacijų ir reikalingų fotokaukių skaičius mažesnis;

· naudojama žema įtampa (apie 1V);

· suteikti galimybę iškeisti galią į greitį plačiame diapazone (galite pakeisti energijos suvartojimą keliais dydžiais, o tai atitinkamai pakeis greitį);

· yra gerai suderinami su TTL elementais.

Ant pav. 2.21b parodyta perėjimo schema iš elementų IR 2 L į TTL elementą.

Skaitmeninėje grandinėje skaitmeninis signalas yra signalas, kuris gali įgyti dvi reikšmes, kurios laikomos loginiu "1" ir loginiu "0".

Loginės grandinės yra įgyvendinamos ant loginių elementų: „NE“, „IR“, „ARBA“, „IR-NE“, „ARBA-NE“, „XOR“ ir „Ekvivalentiškumas“. Pirmieji trys loginiai elementai leidžia įgyvendinti bet kokią savavališkai sudėtingą loginę funkciją loginiu pagrindu. Išspręsime loginių grandinių, įdiegtų Būlio pagrindu, uždavinius.

Loginiams elementams žymėti naudojami keli standartai. Labiausiai paplitę yra amerikietiški (ANSI), europietiški (DIN), tarptautiniai (IEC) ir rusiški (GOST). Žemiau esančiame paveikslėlyje parodytas šių standartų loginių elementų žymėjimas (norėdami padidinti, galite spustelėti paveikslėlį kairiuoju pelės mygtuku).

Šioje pamokoje spręsime loginių grandinių uždavinius, kuriuose loginiai elementai nurodyti GOST standarte.

Loginių grandinių užduotys yra dviejų tipų: loginių grandinių sintezės problema ir loginių grandinių analizės problema. Pradėsime nuo antrojo tipo uždavinių, nes tokia tvarka galima greitai išmokti skaityti logines diagramas.

Dažniausiai, kuriant logines grandines, atsižvelgiama į logikos algebros funkcijas:

  • trys kintamieji (nagrinėtini analizės uždaviniuose ir vienoje sintezės problemoje);
  • keturi kintamieji (sintezės uždaviniuose, tai yra paskutinėse dviejose pastraipose).

Apsvarstykite loginių grandinių konstrukciją (sintezę).

  • loginiu pagrindu "IR", "ARBA", "NE" (priešpaskutinėje pastraipoje);
  • taip pat bendruose pagrinduose „IR-NE“ ir „ARBA-NE“ (paskutinėje pastraipoje).

Loginių grandinių analizės uždavinys

Analizės uždavinys – nustatyti funkciją fįgyvendinama tam tikra logine grandine. Sprendžiant tokią problemą patogu vadovautis tokia veiksmų seka.

  1. Loginė schema suskirstyta į pakopas. Pakopoms priskiriami nuoseklūs numeriai.
  2. Kiekvieno loginio elemento išėjimai nurodomi norimos funkcijos pavadinimu, pateikiamu skaitmeniniu indeksu, kur pirmasis skaitmuo yra pakopos numeris, o likę skaitmenys yra pakopoje esančio elemento eilės numeris.
  3. Kiekvienam elementui parašyta analitinė išraiška, susiejanti jo išvesties funkciją su įvesties kintamaisiais. Išraiška apibrėžiama logine funkcija, kurią įgyvendina pateiktas loginis elementas.
  4. Kai kurios išvesties funkcijos pakeičiamos kitomis, kol gaunama Būlio funkcija, išreikšta įvesties kintamaisiais.

1 pavyzdys

Sprendimas. Mes padalijame loginę grandinę į pakopas, o tai jau parodyta paveikslėlyje. Užsirašykime visas funkcijas, pradedant nuo 1 pakopos:

x, y, z :

x y z f
1 1 1 0 1 1 1 1
1 1 0 0 0 0 1 0
1 0 1 0 0 0 1 0
1 0 0 0 0 0 1 0
0 1 1 0 0 0 1 0
0 1 0 0 0 0 1 0
0 0 1 0 0 0 1 0
0 0 0 1 0 1 0 0

2 pavyzdys Raskite loginės grandinės loginę funkciją ir sudarykite loginės grandinės tiesos lentelę.

3 pavyzdys Raskite loginės grandinės loginę funkciją ir sudarykite loginės grandinės tiesos lentelę.


Mes ir toliau kartu ieškome loginės grandinės loginės funkcijos

4 pavyzdys Raskite loginės grandinės loginę funkciją ir sudarykite loginės grandinės tiesos lentelę.

Sprendimas. Mes suskaidome loginę grandinę į pakopas. Užsirašykime visas funkcijas, pradedant nuo 1 pakopos:

Dabar parašykime visas funkcijas, pakeisdami įvesties kintamuosius x, y, z :

Dėl to gauname funkciją, kurią loginė grandinė įgyvendina išvestyje:

.

Tam tikros loginės grandinės tiesos lentelė:

x y z f
1 1 1 0 1 1
1 1 0 0 1 1
1 0 1 1 0 1
1 0 0 0 0 0
0 1 1 0 1 1
0 1 0 0 1 1
0 0 1 0 1 1
0 0 0 0 1 1

5 pavyzdys Raskite loginės grandinės loginę funkciją ir sudarykite loginės grandinės tiesos lentelę.

Sprendimas. Mes suskaidome loginę grandinę į pakopas. Šios loginės grandinės struktūra, skirtingai nei ankstesni pavyzdžiai, turi 5 pakopas, o ne 4. Tačiau vienas įvesties kintamasis – žemiausias – eina per visas pakopas ir tiesiogiai patenka į loginį elementą pirmoje pakopoje. Užsirašykime visas funkcijas, pradedant nuo 1 pakopos:

Dabar parašykime visas funkcijas, pakeisdami įvesties kintamuosius x, y, z :

Dėl to gauname funkciją, kurią loginė grandinė įgyvendina išvestyje:

.

Tam tikros loginės grandinės tiesos lentelė:

x y z f
1 1 1 1 1 1
1 1 0 1 1 1
1 0 1 1 0 1
1 0 0 1 0 1
0 1 1 1 1 1
0 1 0 1 1 1
0 0 1 1 0 1
0 0 0 1 0 1

Loginių grandinių sintezės Būlio pagrindu problema

Loginės grandinės kūrimas pagal jos analitinį aprašymą vadinamas loginės grandinės sintezės problema.

Kiekviena disjunkcija (loginė suma) atitinka „OR“ elementą, kurio įėjimų skaičių lemia disjunkcijoje esančių kintamųjų skaičius. Kiekviena jungtis (loginė sandauga) atitinka „AND“ elementą, kurio įėjimų skaičius nustatomas pagal jungtyje esančių kintamųjų skaičių. Kiekvienas neigimas (inversija) atitinka elementą "NE".

Dažnai loginės grandinės projektavimas prasideda nuo loginės funkcijos, kurią loginė grandinė turi įgyvendinti, apibrėžimu. Šiuo atveju pateikiama tik loginės grandinės tiesos lentelė. Mes išanalizuosime kaip tik tokį pavyzdį, tai yra, išspręsime problemą, kuri yra visiškai atvirkštinė aukščiau aptartai loginių grandinių analizei.

6 pavyzdys Sukurkite loginę grandinę, kuri įgyvendina funkciją su nurodyta tiesos lentele:

x y f
1 1 0
1 0 0
0 1 1
0 0 0

Sprendimas. Mes analizuojame loginės grandinės tiesos lentelę. Mes apibrėžiame funkciją, kuri bus gauta grandinės išvestyje ir tarpines funkcijas, kurios priima argumentus įėjime x Ir y. Pirmoje eilutėje išvesties funkcijos įgyvendinimo rezultatas, atsižvelgiant į tai, kad įvesties kintamųjų reikšmės yra lygios vienetui, turėtų būti loginis "0", antroje eilutėje - su skirtingomis vertėmis. įvesties kintamieji, išvestis taip pat turėtų būti loginė „0“. Todėl būtina, kad išvesties funkcija būtų konjunkcija (loginis produktas).

Kaip ir standartinės Būlio išraiškos, informacija apie įvairių loginių elementų ar loginių grandinių įėjimus ir išėjimus gali būti renkama į vieną lentelę – tiesos lentelę.

tiesos lentelė pateikia vaizdinį loginių funkcijų sistemos vaizdą. Tiesos lentelėje rodomi signalai loginių elementų išėjimuose visoms galimoms signalų kombinacijoms jų įėjimuose.

Kaip pavyzdį apsvarstykite loginę grandinę su dviem įėjimais ir vienu išėjimu. Pažymėkime įvesties signalus „A“ ir „B“, o išėjimą – „Q“. Yra keturi (2²) galimi įvesties signalų deriniai, kuriuos galima pritaikyti šiems dviem įėjimams („ON – signalas yra“ ir „OFF – signalas nėra“).

Tačiau kalbant apie logines išraiškas ir ypač apie loginių elementų tiesos lentelę, vietoj bendros „signalo buvimo“ ir „signalo nebuvimo“ sąvokos naudojamos bitų reikšmės, kurios atspindi logikos lygį „1“. ir loginis lygis "0" atitinkamai.

Tada keturios galimos „A“ ir „B“ kombinacijos 2 įvesties loginiam elementui gali būti pavaizduotos taip:

  1. „OFF“ – „OFF“ arba (0, 0)
  2. „OFF“ – „ON“ arba (0, 1)
  3. „ON“ – „OFF“ arba (1, 0)
  4. „ON“ – „ON“ arba (1, 1)

Todėl loginė grandinė su trimis įėjimais turės aštuonis galimus derinius (2³) ir pan. Kad būtų lengva suprasti tiesos lentelės esmę, ją tirsime tik su paprastais loginiais elementais, kurių įėjimų skaičius neviršija dviejų. Tačiau nepaisant to, daugelio įėjimų grandinės elementų loginių rezultatų gavimo principas išlieka tas pats.

Praktiškai tiesos lentelę sudaro vienas stulpelis kiekvienam įvesties kintamajam (pvz., A ir B) ir vienas galutinis stulpelis, skirtas visiems galimiems loginės operacijos rezultatams (Q). Todėl kiekvienoje tiesos lentelės eilutėje yra vienas iš galimų įvesties kintamųjų (pvz., A = 1, B = 0) ir operacijos su šiomis reikšmėmis rezultatas.

tiesos lentelė

Elementas "Ir"

Loginio elemento "AND" išvestyje Q bus log.1 tik tuo atveju, jei abiem įėjimams ("A" ir "B") suteikiamas signalo žurnalas.1

Mikroschemos, kuriose yra loginis elementas "AND":

  • K155LI1, SN7408N analogas
  • K155LI5 su atviru kolektoriumi, panašus į SN74451N
  • K555LI1, SN74LS08N analogas
  • K555LI2 su atviru kolektoriumi, panašus į SN74LS09N

ARBA elementas

Q išvestis, elementas „ARBA“, turės žurnalą.1 jei kuri nors iš dviejų įėjimų arba abi įvestys bus iš karto užregistruotos.1


Mikroschemos, kuriose yra loginis elementas "OR":

  • K155LL1, SN7432N analogas
  • K155LL2 su atviru kolektoriumi, panašus į SN75453N
  • K555LL1, SN74LS32N analogas

Elementas "NE"

Šiuo atveju Q išėjimas, loginis elementas "NE", turės signalą, priešingą įvesties signalui.

Mikroschemos, kuriose yra loginis elementas "NOT":

  • K155LN1, panašus į SN7404N
  • K155LN2 su atviru kolektoriumi, panašus į SN7405N
  • K155LN3, panašus į SN7406N
  • K155LN5 su atviru kolektoriumi, panašus į SN7416N
  • K155LN6, SN7466N analogas

Elementas "IR-NE"

Elemento "AND-NOT" išvestis Q bus log.1 jei nėra log.1 signalo abiejuose įėjimuose vienu metu

Mikroschemos, kuriose yra loginis elementas "AND-NOT":

  • K155LA3, panašus į SN7400N
  • K155LA8, panašus į SN7401N
  • K155LA9 su atviru kolektoriumi, panašus į SN7403N
  • K155LA11 su atviru kolektoriumi, panašus į SN7426N
  • K155LA12 su atviru kolektoriumi, panašus į SN7437N
  • K155LA13 su atviru kolektoriumi, panašus į SN7438N
  • K155LA18 su atviru kolektoriumi, panašus į SN75452N

OR-NOT elementas

Tik jei log.0 pritaikysime abiem loginio elemento OR-NOT įėjimais, jo išvestyje Q gausime atitinkamą log.1 signalą.

Mikroschemos, kuriose yra loginis elementas "OR-NOT":

  • K155LE1, SN7402N analogas
  • K155LE5, panašus į SN7428N
  • K155LE6, panašus į SN74128N

XOR elementas

Šiuo atveju išvestyje Q bus log.1, jei į XOR elemento įvestį bus nukreipti du priešingi signalai.

Mikroschemos, kuriose yra loginis elementas "XOR":

  • K155LP5, panašus į SN7486N

Apibendrinkime visus anksčiau gautus loginių elementų darbo rezultatus į vieną tiesos lentelę:

Bet kokios skaitmeninės mikroschemos yra sukurtos remiantis paprasčiausiais loginiais elementais:

Išsamiau apsvarstykite skaitmeninių loginių elementų įrenginį ir veikimą.

inverteris

Paprasčiausias loginis elementas yra keitiklis, kuris tiesiog pakeičia įvesties signalą į visiškai priešingą reikšmę. Jis parašytas tokia forma:

kur linija virš įvesties reikšmės ir žymi jos pasikeitimą į priešingą. Tą patį veiksmą galima parašyti 1 lentelėje pateikta pagalba. Kadangi keitiklis turi tik vieną įėjimą, jo tiesos lentelė susideda tik iš dviejų eilučių.

1 lentelė. Inverterio vartų tiesos lentelė

Į išeiti
0 1
1 0

Kaip loginį keitiklį galite naudoti paprasčiausią stiprintuvą su įjungtu tranzistoriumi (arba lauko efekto tranzistoriaus šaltiniu). Inverterio loginio elemento schema, pagaminta ant dvipolio n-p-n tranzistoriaus, parodyta 1 paveiksle.


1 pav. Paprasčiausio loginio keitiklio schema

Loginių keitiklių lustai gali turėti skirtingą signalo sklidimo laiką ir gali veikti esant skirtingoms apkrovoms. Jie gali būti atliekami ant vieno ar kelių tranzistorių. Labiausiai paplitę loginiai elementai yra pagaminti TTL, ESL ir CMOS technologijomis. Tačiau nepaisant loginių elementų schemos ir jos parametrų, jie visi atlieka tą pačią funkciją.

Kad tranzistorių įjungimo ypatybės neužgožtų atliekamos funkcijos, buvo įvesti specialūs loginių elementų žymėjimai - sąlyginiai grafiniai žymėjimai. keitiklis parodytas 2 paveiksle.


2 pav. Įprastas loginio keitiklio grafinis žymėjimas

Inverteriai yra beveik visose skaitmeninių mikroschemų serijose. Buitinėse mikroschemose inverteriai žymimi raidėmis LN. Pavyzdžiui, 1533LN1 luste yra 6 inverteriai. Užsienio mikroschemos, nurodančios mikroschemos tipą, naudojamas skaitmeninis žymėjimas. IC, kuriame yra keitiklių, pavyzdys yra 74ALS04. Mikroschemos pavadinimas rodo, kad jis yra suderinamas su TTL mikroschemomis (74), pagamintomis pagal patobulintą mažos galios Schottky technologiją (ALS), turi inverterius (04).

Šiuo metu dažniau naudojamos paviršiuje sumontuotos mikroschemos (SMD mikroschemos), kuriose yra po vieną loginį elementą, ypač keitiklį. Pavyzdys yra SN74LVC1G04 lustas. Mikroschemą gamina Texas Instruments (SN), yra suderinama su TTL mikroschemomis (74) gaminama pagal žemos įtampos CMOS technologiją (LVC), turi tik vieną loginį elementą (1G), tai inverteris (04).

Norėdami ištirti invertuojamąjį loginį elementą, galite naudoti plačiai prieinamus elektroninius elementus. Taigi, kaip įvesties signalo generatorių, galite naudoti įprastus jungiklius arba perjungiklius. Norėdami ištirti tiesos lentelę, netgi galite naudoti įprastą laidą, kurį pakaitomis prijungsime prie maitinimo šaltinio arba bendro laido. Kaip loginį zondą galima naudoti žemos įtampos lemputę arba LED, nuosekliai sujungtą su srovę ribojančia lempute. Inverterio loginio elemento tyrimo schema, įgyvendinta naudojant šiuos paprastus elektroninius elementus, parodyta 3 paveiksle.


3 pav. Loginio keitiklio tyrimo diagrama

Skaitmeninio loginio elemento tyrimo schema, parodyta 3 paveiksle, leidžia vizualiai gauti duomenis tiesos lentelei. Panašus tyrimas atliekamas naudojant impulsų generatorių ir osciloskopas (geriausia dviejų kanalų osciloskopas).

Loginis elementas "AND"

Kitas paprasčiausias loginis elementas yra grandinė, įgyvendinanti loginio daugybos „IR“ operaciją:

F(x 1 , x 2) = x 1 ^ x 2

kur simbolis ^ ir žymi loginio daugybos funkciją. Kartais ta pati funkcija parašyta kita forma:

F(x 1 , x 2) = x 1 ^ x 2 = x 1 x 2 = x 1 & x 2 .

Tą patį veiksmą galima parašyti naudojant tiesos lentelę, parodytą 2 lentelėje. Aukščiau pateiktoje formulėje naudojami du argumentai. Todėl šią funkciją atliekantis loginis elementas turi du įėjimus. Jis žymimas „2I“. Loginio elemento "2I" tiesos lentelė susideda iš keturių eilučių (2 2 = 4) .

2 lentelė. Loginio elemento "2I" tiesos lentelė

1 2 išeiti
0 0 0
0 1 0
1 0 0
1 1 1

Kaip matyti iš aukščiau pateiktos tiesos lentelės, aktyvus signalas šio loginio elemento išėjime atsiranda tik tada, kai yra ir X, ir Y įėjimuose. Tai yra, šis loginis elementas iš tikrųjų įgyvendina operaciją "IR".

Lengviausias būdas suprasti, kaip veikia „2I“ loginis elementas, yra naudojant grandinę, sudarytą ant idealizuotų elektroniniu būdu valdomų jungiklių, kaip parodyta 2 paveiksle. Pavaizduotoje grandinės schemoje srovė tekės tik tada, kai abu jungikliai yra uždaryti, o tai reiškia , vieneto lygis jo išvestyje bus rodomas tik su dviem vienetais prie įėjimo.


4 pav. Loginio elemento "2I" schema

Įprastas grafinis grandinės, atliekančios loginę funkciją „2I“, vaizdavimas jungčių schemose parodytas 3 pav., o nuo šiol „AND“ funkciją atliekančios grandinės bus rodomos tokia forma. Šis vaizdas nepriklauso nuo konkrečios įrenginio, kuris įgyvendina loginio daugybos funkciją, schemos.


5 pav. Sąlygiškai grafinis loginio elemento "2I" vaizdas

Trijų kintamųjų loginio dauginimo funkcija aprašyta taip pat:

F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3

Jo tiesos lentelėje jau bus aštuonios eilutės (2 3 = 4). Trijų įėjimų loginio daugybos grandinės „3I“ tiesos lentelė parodyta 3 lentelėje, o sąlyginis grafinis vaizdas – 4 pav. Loginio elemento „3I“ grandinėje, pastatytoje pagal pavaizduotos grandinės principą 2 paveiksle turėsite pridėti trečiąjį raktą.

3 lentelė. Grandinės, atliekančios loginę funkciją "3I" tiesos lentelė

1 2 3 išeiti
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Panašią tiesos lentelę galite gauti naudodami 3I loginio elemento tyrimo grandinę, panašią į loginio keitiklio tyrimo grandinę, parodytą 3 paveiksle.


6 pav. Įprastas grafinis grandinės, atliekančios loginę funkciją „3I“, žymėjimas

Loginis elementas "OR"

Kitas paprasčiausias loginis elementas yra grandinė, įgyvendinanti loginio papildymo operaciją „ARBA“:

F(x 1 ,x 2) = x 1 Vx 2

kur simbolis V žymi loginio sudėjimo funkciją. Kartais ta pati funkcija parašyta kita forma:

F(x 1 ,x 2) = x 1 Vx 2 = x 1 + x 2 = x 1 |x 2 .

Tą patį veiksmą galima parašyti naudojant tiesos lentelę, pateiktą 4 lentelėje. Aukščiau pateiktoje formulėje naudojami du argumentai. Todėl šią funkciją atliekantis loginis elementas turi du įėjimus. Toks elementas žymimas "2OR". Elemento "2OR" tiesos lentelė susideda iš keturių eilučių (2 2 = 4).

4 lentelė. Loginio elemento "2OR" tiesos lentelė

1 2 išeiti
0 0 0
0 1 1
1 0 1
1 1 1

Kaip ir šiuo atveju, mes naudosime klavišus, kad įgyvendintume schemą „2OR“. Šį kartą raktus sujungsime lygiagrečiai. Grandinė, įgyvendinanti 4 tiesos lentelę, parodyta 5 paveiksle. Kaip matyti iš aukščiau pateiktos grandinės, loginio vieneto lygis pasirodys jo išvestyje, kai tik bus uždarytas bet kuris iš klavišų, tai yra, grandinės padargai tiesos lentelė, parodyta 4 lentelėje.


7 pav. Loginio elemento "2OR" schema

Kadangi loginio sumavimo funkcija gali būti įgyvendinta įvairiomis grandinės schemomis, šiai funkcijai schemose pažymėti naudojamas specialus simbolis „1“, kaip parodyta 6 paveiksle.


6 pav. Sąlygiškai grafinis loginio elemento, atliekančio funkciją „2ARBA“, vaizdas

Paskutinio failo atnaujinimo data 2018-03-29

Literatūra:

Su straipsniu "loginiai elementai" skaitykite:

Bet kuri loginė grandinė be atminties yra visiškai aprašyta tiesos lentele... Norint realizuoti tiesos lentelę, pakanka atsižvelgti tik į tas eilutes...
http://website/digital/SintSxem.php

Dekoderiai (dekoderiai) leidžia konvertuoti vieno tipo dvejetainį kodą į kitą. Pavyzdžiui...
http://website/digital/DC.php

Gana dažnai skaitmeninės įrangos kūrėjai susiduria su priešinga problema. Norite konvertuoti aštuntainės arba dešimtainės eilutės kodą į...
http://website/digital/coder.php

Multiplekseriai yra įrenginiai, leidžiantys prijungti kelis įėjimus prie vieno išėjimo ...
http://website/digital/MS.php

Įrenginiai vadinami demultiplekseriais... Reikšmingas skirtumas nuo multiplekserio yra...
http://website/digital/DMS.php

2023 | Statybos portalas - Apdaila. Šildymas. Vėdinimas. Statybinės medžiagos. Dizainas. lubos