Диодные логические элементы или, и. Диодные логические элементы или, и Логическая схема 2
ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
Общие сведения.
Выше отмечалось, что логические функции и их аргументы принимают значение лог.0 и лог.1. При этом следует иметь в виду, что в устройствах лог.0 и лог.1 соответствует напряжению определенного уровня (либо формы). Наиболее часто используется два способа физического представления лог.0 и лог.1: потенциальный и имульсный .
При потенциальной форме (рис. 2.1,а и 2.1,б) для представления лог.0 и лог.1 используется напряжение двух уровней: высокий уровень соответствует лог.1 (уровень лог.1 ) и низкий уровень соответствует лог.0 (уровень лог.0 ). Такой способ представления значений логических величин называется положительной логикой. Относительно редко используют так называемую отрицательную логику, при которой лог.1 ставят в соответствии низкий уровень напряжения, а лог.0 - высокий уровень. В дальнейшем, если это не оговаривается особо, будем пользоваться только положительной логикой.
При импульсной форме лог.1 соответствует наличие импульса, логическому 0 - отсутствие импульса (рис.2.1, в).
Заметим, что, если при потенциальной форме соответствующая сигналу информация (лог.1 либо лог.0) может быть определена практически в любой момент времени, то при импульсной форме соответствие между уровнем напряжения и значением логической величины устанавливается в определенные дискретные моменты времени (так называемые тактовые моменты времени), обозначенные на рис.2.1,в целыми числами t = 0, 1, 2,...
Общие обозначения логических элементов.
Логические элементы базиса И, ИЛИ, НЕ на дискретных компонентах.
диодный элемент ИЛИ (сборка)
Логический элемент ИЛИ, выполняемый на диодах, имеет два и более входов и один выход. Элемент может работать как при потенциальном, так и при импульсном представлении логических величин.
На рис. 2.2,а приведена схема диодного элемента для работы с потенциалами и импульсами положительной полярности. При использовании отрицательной логики и отрицательных потенциалов, либо импульсов отрицательной полярности необходимо изменить полярность включения диодов, как показано на рисунке 2.2,б.
Рассмотрим работу схемы на рис. 2.2,а. Если импульс (либо высокий потенциал) действует лишь на одном входе, то открывается подключенный к этому входу диод и импульс (либо высокий потенциал) передается через открытый диод на резистор R. При этом на резистре R образуется напряжение той полярности, при которой диоды в цепях остальных входов оказываются под действием запирающего напряжения.
рис. 2.2.
Если сигналы, соответствующие лог.1, одновременно поступают на несколько входов, то при строгом равенстве уровней этих сигналов откроются все диоды, подключенные к этим входам.
Если сопротивление открытого диода мало по сравнению с сопротивлением резистора R, уровень выходного напряжения будет близок к уровню входного сигнала независимо от того, на скольких входах одновременно действует сигнал лог.1.
Заметим, что если уровни входных сигналов разнятся, то открывается лишь диод того из входов, уровень сигнала на котором имеет наибольшее значение. На резисторе R образуется напряжение, близкое к наибольшему из напряжений, действующих на входах. Все остальные диоды закрываются, отключая от выхода источники с малым уровнем сигнала.
Таким образом, на выходе элемента образуется сигнал, соответствующий лог.1, если хотя бы на одном из входов действует лог.1. Следовательно, элемент реализует операцию дизъюнкции (операцию ИЛИ).
Рассмотрим факторы, влияющие на форму выходного импульса. Пусть элемент имеет n входов и на один из них подан прямоугольный импульс напряжения от источника с выходным сопротивлением R вых. Подключенный к этому входу диод открыт и представляет собой малое сопротивление. Отсальные диоды закрыты, емкости С д их p-n - перходов через выходные сопротивления подключенных ко входам источников оказываются включенными параллельно выходу элемента. Вместе с емкостью нагрузки и монтажа С н образуется некоторая эквивалентная емкость С эк = С д + (n-1)С д, подключенная параллельно R (рис. 2.3,а).
В момент подачи на вход импульса из-за емкости С эк напряжение на выходе не может возрасти скачком; оно растет по экспоненциальному закону с постоянной времени
(так как R вых < R), стремясь к значению U вх R/(R + R вых).
рис. 2.3.
В момент окончания входного импульса напряжение на заряженном конденсаторе С эк не может упасть скачком; оно снижается по экспоненциальному закону с постоянной времени (в это время все диоды оказываются закрытыми); т.к. длительность среза выходного импульса больше длительности его фронта (рис.2.3,б). Подача следующего импульса на вход элемента допускается лишь после того, как остаточное напряжение на выходе от действия предыдущего импульса снизится до определенного малого значения. Поэтому медленный спад выходного напряжения вызывает необходимость увеличения тактового интервала и, следовательно, является причиной снижения быстродействия.
диодный элемент И (схема совпадения)
Логический элемент И имеет один выход и два или более входов. Диодный элемент И может работать с информацией, представленной как в потенциальной, так и в импульсной форме.
На рис.2.4,а приведена схема, используемая при положительных значениях входных напряжений. При использовании отрицательной логики и отрицательных входных напряжений, либо импульсов отрицательной полярности необходимо изменить полярность напряжения источника питания и полярность включения диодов (рис. 2.4,б).
рис. 2.4.
Пусть на одном из входов цепи на рис.2.4,а действует низкий уровень напряжения, соответствующий уровню лог.0. Ток будет замыкаться в цепи от источника E через резистор R, открытый диод и источник низкого входного напряжения. Так как сопротивление открытого диода мало, то низкий потенциал со входа через открытый диод будет передаваться на выход. Диоды, подключенные к остальным входам, на который действует высокий уровень напряжения, оказываются закрытыми. Действующее на диоде напряжение можно определить суммированием напряжений при обходе внешней по отношению к диоду цепи от его анода к катоду. При таком обходе напряжение на диоде оказывается равным U д = U вых - U вх. Таким образом, выходное напряжение, прикладываемое к анодам диодов, является для них положительным, стремящимся открыть диоды; входное напряжение, прикладываемое к катоду, - отрицательным, стремящимся закрыть диод. И если u вых < u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Таким образом, если хотя бы на одном из входов действует напряжение низкого уровня (лог.0), то на выходе элемента образуется напряжение низкого уровня (лог.0).
Пусть на всех входах действуют напряжения высокого уровня (лог.1). Они могут несколько отличаться по значению. При этом будет открыт тот диод, который подключен ко входу с более низким напряжением. Это напряжение через диод будет передаваться на выход. Остальные диоды будут практически закрыты. На выходе установится напряжение высокого уровня (лог.1).
Следовательно, на выходе элемента устанавливается напряжение уровня лог.1 в том и только в том случае, когда на всех входах действует напряжение уровня лог.1. Таким образом, убеждаемся в том, что элемент выполняет логическую операцию И.
Рассмотрим форму выходного импульса (рис.2.5).
Будем считать, что к выходу подключен некоторый эквивалентный емкостной элемент С эк, емкость которого включает в себя емкости нагрузки, монтажа и закрытых диодов. В момент подачи импульса напряжения одновременно на все входы напряжение на С эк (на выходе элемента) не может возрасти скачком. Все диоды вначале оказываются закрытыми входными напряжениями, являющимися для диодов отрицательными. Поэтому источники входных сигналов будут отключены от С эк. Конденсатор С эк заряжается от источника Е через резистор R. Напряжение на конденсаторе (а значит и на выходе элемента) растет по экспоненциальному закону с постоянной времени (рис. 2.5,б). В момент времени, когда u вых превысит минимальное из входных напряжений, откроется соответствующий диод и рост u вх прекратится. Ток от источника Е, ранее замыкавшийся через С эк, переключается в цепь открытого диода.
рис. 2.5.
В момент окончания входных импульсов все диоды открываются положительным для них напряжением u вых. Происходит относительно быстрый разряд С эк через открытые диоды и малые выходные сопротивления источников входных сигналов. Напряжение на выходе снижается по экспоненциальному закону с малой постоянной времени .
Сравнение форм выходных импульсов диодных элементов ИЛИ и И показывает, что в элементе ИЛИ оказывается более растянутым срез импульса, в элементе И - его фронт.
транзисторный элемент НЕ (инвертор)
рис. 2.6.
Операция НЕ может быть реализована ключевым элементом, представленным на рис. 2.6,а. Следует иметь в виду, что этот элемент выполняет операцию НЕ только при потенциальной форме представления логических величин. При низком уровне входного сигнала, соответствующем лог.0, транзистр закрыт, на его выходе устанавливается напряжение высокого уровня Е (лог1). И наоборот, при высоком уровне входного напряжения (уровне лог.1) транзистр насыщен, на его выходе устанавливается напряжение, близкое к нулю (уровня лог.0). Графики входных и выходных напряжений представлены на рис. 2.6,б.
Интегральные логические элементы базиса И-НЕ и их параметры.
Интегральные логические элементы используются при потенциальной форме представления логических величин.
Схема интегрального элемента И-НЕ типа ДТЛ показана на рис. 2.7. Элемент может быть разбит на две последовательно включенные функциональные части. Входные величины подаются на часть, представляющую собой диодный логический элемент И. Вторая часть элемента, выполненная на транзисторе, представляет собой инвертор (выполняющий операцию НЕ). Таким образом, в элементе последовательно выполняются логические операции И и НЕ и, следовательно, в целом он реализует логическую операцию И-НЕ.
Если на всех входах элемента действует напряжение высокого уровня (лог.1), то на выходе первой части схемы (в точке А) образуется напряжение высокого уровня. Это напряжение через диоды VD пердаются на вход транзистора, который оказывается в режиме насыщения, на выходе элемента напряжение низкого уровня (лог.0).
рис. 2.7.
Если же хотя бы на одном из входов будут действовать напряжение низкого уровня (лог.0), то в точке А образуется напряжение низкого уровня (близкого к нулю), транзистор закрыт и на выходе элемента напряжение высокого уровня (лог.1). Работа диодного элемента И в интегральном исполнении отличается от работы рассмотренного выше такого же элемента на дискретных компонентах тем, что при одновременной подаче лог.1 на все входы - все диоды оказываются закрытыми. Благодаря этому уменьшается до весьма малого значения потребление тока от источника, подающего на вход напряжение лог.1.
Рассмотрим подробнее работу инверторной части элемента. Вначале отметим некоторые особенности транзисторов интегральных микросхем. В микросхемах используются кремниевые транзисторы типа n-p-n (при этом напряжение коллекторного питания имеет положительную полярность и транзистор открывается при положительном напряжении между базой и эммитером). На рис. 2.8 показана типичная зависимость тока коллектора от напряжения между базой и эммитером в активном режиме. Особенность этой характеристики в том, что практически транзистор начинает открываться при относительно высоких значениях базового напряжения (обычно превышающих 0,6 В). Эта особенность позволяет обходиться без источников базового смещения, так как и при положительных напряжениях на базе в десятые доли вольта транзистор оказывается практически закрытым. Наконец, еще одна особенность транзистора микросхем состоит в том, что напряжение между коллектором и эммитером в режиме насыщения сравнительно высоко (оно может быть 0,4 В и выше).
рис. 2.8.
Пусть сигналы на входы логического элемента подаются с выходов аналогичных элементов. Примем напряжение лог.1 равным 2,6 В, напряжение лог.0 равным 0,6 В, напряжения на открытых диодах и напряжение база - эмиттер насыщенного транзистора равными 0,8 В.
При подаче на все входы (см. рис. 2.7) напряжения 2,6 В (уровень лог.1) закрываются диоды на входах, ток от источника Е 1 через резистор R 1 , диоды VD проходит в базу транзистора, устанавливая транзистор в режим насыщения. На выходе элемента образуется напряжение низкого уровня 0,6 В (уровень лог.0). Напряжение U А равно сумме напряжений на диодах VD и напряжения U БЭ: 3·0,8 = 2,4 В. Таким образом, входные диоды оказываются под обратным напряжением 0,2 В.
Если хотя бы на один из входов подается напряжение низкого уровня 0,6 В (уровень лог.0), то ток от источника Е 1 замыкается через резистор R 1 , открытый входной диод и источник входного сигнала. При этом U А = 0,8 + 0,6 = 1,4 В. При таком напряжении транзистор оказывается закрытым благодаря смещению, обеспечиваемому диодами VD (эти диоды называются смещающими диодами ). Ток от источника Е 1 , протекая через резистор R 1 , диоды VD и резистор R 2 , создает на смещающих диодах падение напряжения, близкое к U А. Напряжение U БЭ положительно, но значительно меньше 0,6 В, и транзистор закрыт.
Элемент И-НЕ диодно-транзисторной логики (ДТЛ)
Основная схема элемента, приведенная на рис.2.9, как и рассмотренная выше схема элемента ДТЛ, состоит из двух последовательно включенных функциональных частей: схемы, выполняющей операцию И, и схемы инвертора. Отличительная особенность построения схемы И в элементе ТТЛ состоит в том, что в ней использован один многоэмиттерный транзистор МТ, заменяющий группу входных диодов схемы ДТЛ. Эмиттерные переходы МТ выполняют роль входных диодов, а коллекторный переход - роль смещающего диода в цепи базы транзистора инвертирующей части схемы элемента.
При рассмотрении принципа работы МТ его можно представить сотоящим из отдельных тарнзисторов с объединеными базами и коллекторами, как показано на рис.2.9,б.
рис. 2.9
Пусть на все входы элемента подано напряжение уровня лог.1 (3,2 В). Возможное при этом распределение потенциалов в отдельных точках схемы приведено на рис.2.10,а. Эмиттерные переходы МТ оказываются смещенными в обратном направлении (потенциалы эмиттеров выше потенциалов базы), коллекторный переход МТ, наоборот, смещен в прямом направлении (потенциал коллектора ниже потенциала базы). Таким образом, МТ можно представить транзисторами, работающими в активном режиме с инверсным включением (в таком включении эмиттер и коллектор меняются ролями). Многоэмиттерный транзистор выполняется таким образом, чтобы его коэффициент усиления в инверсном включении был много меньше единицы. Поэтому эмитторы отбирают от источников входных сигналов малый ток (в отличии от элементов ДТЛ, где этот ток через закрытые входные диоды практически равен нулю). Базовый ток МТ через коллекторный переход втекает в базу транзистора VT, удерживая последний в режиме насыщения. На выходе устанавливается напряжение низкого уровня (лог.0).
рис. 2.10.
Рассмотрим другое сотояние схемы. Пусть хотя бы на одном из входов действует напряжение уровня лог.0. Возникающее при этом распределение потенциалов показано на рис.2.10,б. Потенциал базы МТ выше потенциала эмиттера и коллектора. Следовательно, оба перехода, эмиттерный и коллекторный, смещены в прямом направлении и МТ находится в режиме насыщения. Весь базовый ток МТ замыкается через эмиттерные переходы. Напряжение между эмиттером и коллектором близко к нулю, и действующий на эмиттере низкий уровень напряжения через МТ передается на базу транзистора VT. Транзистор VT закрыт, на выходе высокий уровень напряжения (уровень лог.1). При этом практически весь базовый ток МТ замыкается через смещенный в прямом направлении эмиттерный переход МТ.
Основные параметры интегральных логических элементов
Рассмотрим основные параметры и способы их улучшения.
Коэффициент объединения по входу определяет число входов элемента, предназначенных для подачи логических переменных. Элемент с большим коэффициентом объединения по входу имеет более широкие логические возможности.
Нагрузочная способность (или коэффициент разветвления по выходу ) определяет число входов аналогичных элементов, которое может быть подключено к выходу данного элемента. Чем выше нагрузочная способность элементов, тем меньше число элементов может потребоваться при построении цифрового устройства.
Для повышения нагрузочной способности в ДТЛ и ТТЛ применяют усложненную схему инвертирующей части. Схема элемента с одним из вариантов сложного инвертора приведена на рис.2.11.
рис. 2.11
Рисунок 2.11,а иллюстрирует режим включенного элемента. Если на всех входах действует напряжение уровня лог.1, весь текущий через резистр R1 ток подается в базу транзистора VT2. Транзистор VT2 открывается и переходит в режим насыщения. Эмиттерный ток транзистора VT2 втекает в базу транзистора VT5, удерживая этот транзистор в открытом состоянии. Транзисторы VT3 и VT4 закрываются, так как при эмиттерном переходе каждого из них действует напряжение 0,3В, недостаточное для открывания тарнзисторов.
На рис. 2.11,б показан режим выключенного элемента. Если хотя бы на одном из входов действует напряжение уровня лог.0, то ток резистора R1 полностью переключается во входную цепь. Транзисторы VT2 и VT5 закрываются, на выходе напряжение уровня лог.1. Транзисторы VT3, VT4 работают в двух последовательно включенных эмиттерных повторителях, на вход которых подается ток через резистор R2, а эмиттерный ток транзитсора VT4 питает нагрузку.
В выключенном состоянии элемента с простым инвертором ток в нагрузку подается от источника питания через коллекторный резистор Rк с большим сопротивлением (см. рис. 2.11,б). Этот резистор ограничивает максимальное значение тока в нагрузке (с ростом тока нагрузки увеличивается падение напряжения на Rк, уменьшается напряжение на выходе). В элементе со сложным инвертором в нагрузку подается эмиттерный ток транзистора VT4, работающего в схеме эмиттерного повторителя. Так как выходное сопротивление эмиттерного повторителя мало, то выходное напряжение равно слабее зависти от тока нагрузки и допустимы большие значения нагрузочного тока.
Быстродействие логических элементов является одним из важнейших параметров логических элементов, оно оценивается задержкой распространения сигнала от входа к выходу элемента.
На рис.2.12 приведена форма входного и выходного сигналов логического элемента (инвертора): t 1,0 3 - время задержки переключения выхода элемента из состояния 1 в сотояние 0; t 0,1 3 - задержка переключения из состояния 0 в состояние 1. Как видно из рисунка, время задержки измеряется на уровне, среднем между уровнями лог.0 и лог.1. Средняя задержка распространения сигнала t з ср = 0,5 (t 0,1 3 + t 1,0 3). Этот параметр используется пр расчете задаержкит распространения сигналов в сложных логических скхемах.
рис. 2.12
Рассмотрим факторы, влияющие на быстродействие логического элемента, и методы повышения быстродействия.
Для повышения скорости переключения транзисторов в элементе необходимо использовать более высокочастотные тарнзисторы и перключение транзисторов производить большими управляющими токами в цепи базы; существенное уменьшение времени задержки достигается благодаря использованию насыщенного режима работы транзитсоров (в этом случае исключается время, необходимое на рассасывание неосновных носителей в базе при выключении транзисторов).
рис. 2.13
Этот процесс можно ускорить следующими приемами:
· уменьшением R (и следовательно уменьшением постоянной времени ); однако при этом растут потребляемые от источника питания ток и мощность;
· использование в элементе малых перепадов напряжения;
· применение на выходе элемента эмиттерного повторителя, уменьшающего влияние емкости нагрузки.
Ниже при описании логических элементов эмиттерно-связаной логики показано использование этих методов для повышения бысеродействия элементов.
рис. 2.13
Помехоустойчивость определяется максимальным значением помехи, не вызывающей нарушения работы элемента.
Для количественной оценки помехоустойчивости воспользуемся так называемой передаточной характеристикой логического элемента (инвертора). На рисунке 2.14 приведена типичная форма этой характеристики.
рис. 2.14
Передаточная характеристика представляет собой зависимость выходного напряжения от входного. Для ее получения необходимо соединить все входы логического элемента и, изменяя напряжение на выходе, отмечать соответствующие значения напряжения на выходе.
При увеличении входного напряжения от нуля до порогового уровня лог.0 U 0 п напряжение на выходе уменьшается от уровня лог.1 U 1 min . Дальнейшее увеличение входного приводит к резкому снижению выходного. При больших значениях входного напряжения, превышающих пороговый уровень лог.1 U 0 max . Таким образом, при нормальной работе элемента в статическом (установившемся) режиме недопустимы входные напряжения U 0 п < u вх
Допустимыми считаются такие помехи, которые, наложившись на входное напряжение, не выведут его в область недопустимых значений U 0 п < u вх
Логический элемент эмиттерно-связанной логики
Типовая схема интегрального элемента эмиттерно-связанной логики приведена на рис. 2.15.
рис. 2.15.
Транзисторы VT 0 , VT 1 , VT 2 , VT 3 работают в схеме переключателя тока, транзисторы VT 4 , VT 5 - в выходных эмиттерных повторителях. На схеме показаны значения потенциалов в различных точках при подаче на вход напряжения уровня лог.1; в скобки заключены значения потенциалов тех же точек для случая, когда на все входы элемента подано напряжения уровня лог.0. Значения этих потенциалов соответствуют следующим уровням:
· напряжение источника питания E к = 5 В;
· уровень лог.1 U 1 = 4,3 В;
· уровень лог.1 U 0 = 3,5 В;
· напряжение между базой и эмиттером открытого транзистора U бэ = 0,7 В.
Рассмторим принцип работы интегрального логического элемента ЭСЛ (см. рис. 2.15).
Пусть на Вх 1 подается напряжение U 1 = 4,3 В. Транзистор VT 1 открыт; эмиттерный ток этого транзистора создает на резисторе R падение напряжения U а = U 1 -U бэ = 4,3 - 0,7 = 3,6 В; коллекторный ток создает на резисторе R к1 напряжение U Rк1 = 0,8 В; напряжение на коллекторе транзистора U б = E к - U Rк1 = 5 - 0,8 = 4,2 В.
Напряжение между базой и эмиттером транзистора VT 0 U бэ VT0 = U - U а = 3,9 - 3,6 = 0,3 В; это напряжение недостаточно для открывания транзистора VT 0 . Таким образом, открытое состояние любого из транзисторов VT 1 , VT 2 , VT 3 приводит к закрытому состоянию транзистора VT 0 . Ток через резистор R к2 весьма мал (течет лишь базовый ток транзистора VT 5) и напряжение на коллекторе VT 0 .
Рассмотрим другое состояние логического элемента. Пусть на всех входах действует напряжение лог.0 U 0 = 3,5 В. При этом оказывается открытым транзистор VT 0 (из всех транзисторов, эмиттеры которых объеденины, открывается тот, на базе которого более высокое напряжение); U а = U - U бэ = 3,9 - 0,7 = 3,2 В; напряжение между базой и эмиттером транзисторов VT 1 , VT 2 , VT 3 равно U бэ VT1...VT0 = U 0 - U а = 3,5 - 0,7 = 0,3 В и эти транзисторы закрыты; U б = 5 В; U в = 4,2 В.
Напряжения от точек б и в передаются на выходы элемента через эмиттерные повоторители; при этом уровень напряжения снижается на значение U бэ = 0,7 В. Обратим внимание на то важное обстоятельство, что напряжения на выходах равны U 1 (4,3 В), либо U 0 (3,5 В).
Выясним, какая логическая функция формируется на выходах элемента.
В точке в и на Вых 2 образуется напряжение низкого уровня при открытом транзисторе VT 0 , т.е. в случае, когда х 1 = 0, х 2 = 0, х 3 = 0. При любой другой комбинации значений входных переменных транзистр VT 0 закрыт и на Вых 2 образуется напряжение высокого уровня. Из этого следует, что на Вых 2 формируется дизъюнкция переменных х 1 Vх 1 Vх 1 . На Вых 1 формируется функция ИЛИ-НЕ .
Следовательно, логический элемент выполняет операции ИЛИ-НЕ и ИЛИ.
В мткросхемах ЭСЛ точку г делают общей, а точку д подключают к источнику питания с напряжением -5В. В этом случае потенциалы всех точек схемы снижаются до 5 В.
Расмотренный логический элемент относится к классу наиболее быстродействующих элементов (малое время задержки распространения сигнала) обеспечивается следующими факторами: открытые транзисторы находятся в активном режиме (не в режиме насыщения); применение на выходах эмиттерных повторителей обеспечивает ускорение процесса перезаряда емкостей, подключенных к выходам; транзисторы включены по схеме включения с общей базой, что улучшает частотные свойства транзисторов и ускоряет процесс их переключения; выбран малым перепад логических уровней U 1 -U 0 = 0,8 В (однако это приводит к сравнительно низкой помехоустойчивости элемента).
Логические элементы на МДП-транзисторах
рис. 2.16
На рис. 2.16 показана схема логического элемента с индуцированным каналом типа n (так называемая n МДП - технология). Основные транзисторы VT 1 и VT 2 включены последовательно, транзистор VT 3 выполняет роль нагрузки. В случае, когда на обоих входах элемента действует высокое напряжение U 1 (х 1 =1, х 2 =1), оба транзистора VT 1 и VT 2 оказываются открытыми и на выходе устанавливается низкое напряжение U 0 . Во всех остальных случаях хотя бы один из транзисторов VT 1 или VT 2 закрыт и на выходе устанавливается напряжение U 1 . Таким образом, элемент выполняет логическую функцию И-НЕ.
рис. 2.17
На рис. 2.17 приведена схема элемента ИЛИ-НЕ. На его выходе устанавливается низкое напряжение U 0 , если хотя бы на одном из входов действует высокое напряжение U 1 , открывающее один из основных транзисторов VT 1 и VT 2 .
рис. 2.18
Приведенная на рис. 2.18 схема представляет собой схему элемента ИЛИ-НЕ КМДП-технологии. В ней транзисторы VT 1 и VT 2 - основные, транзисторы VT 3 и VT 4 - нагрузочные. Пусть высокое напряжение U 1 . При этом транзистор VT 2 открыт, транзистор VT 4 закрыт и независимо от уровня напряжения на другом входе и состояния остальных транзисторов на выходе устанавливается низкое напряжение U 0 . Элемент реализует логическую операцию ИЛИ-НЕ.
КМПД-схема характеризуется весьма малым потребляемым током (а следовательно, и мощности) от источников питания.
Логические элементы интегральной инжекционной логики
рис. 2.19
На рис. 2.19 показана топология логического элемента интегральной инжекционной логики (И 2 Л). Для создания такой структуры требуются две фазы диффузии в кремнии с проводимостью n-типа: в процессе первой фазы образуются области p 1 и p 2 , второй фазы - области n 2 .
Элемент имеет структуру p 1 -n 1 -p 2 -n 1 . Такую четырехслойную структуру удобно рассматривать, представив ее соединением двух обычных трехслойных транзисторных структур:
p 1 - n 1 - p 2 n 1 - p 2 - n 1
Соответствующая такому представлению схема показана на рис.2.20,а. Рассмотрим работу элемента по это схеме.
рис. 2.20
Транзистор VT 2 со структурой типа n 1 -p 2 -n 1 выполняет функции инвертора, имеющего несколько выходов (каждый коллектор образует отдельный выход элемента по схеме с открытым коллектором).
Транзистор VT 2 , называемый инжектором , имеет структуру типа p 1 -n 1 -p 2 . Так как область n 1 у этих транзисторов общая, эмиттер транзистора VT 2 должен быть соединен с базой транзистора VT 1 ; наличие общей области p 2 приводит к необходимости соединения базы транзистора VT 2 с коллектором транзистора VT 1 . Так образуется соединение транзисторов VT 1 и VT 2 , показанное на рис.2.20,а.
Так как на эмиттере транзистора VT 1 действует положительный потенциал, а база находится под нулевым потенциалом, эмиттерный переход оказывается смещенным в прямом направлении и транзистор открыт.
Коллекторный ток этого транзистора может замкнуться либо через транзистор VT 3 (инвертор предыдущего элемента), либо через эмиттерный переход транзистора VT 2 .
Если предыдущий логический элемент находится в открытом состоянии (открыт транзистор VT 3), то на входе данного элемента низкий уровень напряжения, который действуя на базе VT 2 , удерживает этот транзистор в закрытом состоянии. Ток инжектора VT 1 замыкается через транзистор VT 3. При закрытом состоянии предыдущего логического элемента (закрыт транзисторVT 3) коллекторный ток инжектора VT 1 втекает в базу транзистора VT 2 , и этот транзистор устанавливается в открытое состояние.
Таким образом, при закрытом VT 3 транзистор VT 2 открыт и, наоборот, при открытом VT 3 транзистор VT 2 закрыт. Открытое состояние элемента соответствует состоянию лог.0, закрытое - сотсоянию лог.1.
Инжектор явялется источником постоянного тока (который может быть общим для группы элементов). Часто пользуются условным графическим обозначением элемента, представленным на рис. 2.21,б.
На рис. 2.21,а показана схема, реализующая операцию ИЛИ-НЕ. Соединение коллекторов элементов соответствует выполнению операции так называемого монтажного И . Действительно, достаточно, чтобы хотя бы один из элементов находился в открытом состоянии (состоянии лог.0), тогда ток инжектора следующего элемента будет замыкаться через открытый инвертор и на на объединенном выходе элементов установится низкий уровень лог.0. Следовательно, на этом выходе формируется величина, соответствующая логическому выражению х 1 ·х 2 . Применение к нему преобразования де Моргана приводит к выражению х 1 ·х 2 = . Следовательно, данное соединение элементов действительно реализует операцию ИЛИ-НЕ.
рис. 2.21
Логические элементы И 2 Л имеют следующие достоинства:
· обеспечивают высокую степень интеграции; при изготовлении схем И 2 Л используются те же технологические процессы, что и при производстве интегральных схем на биполярных транзисторах, но оказывается меньшим число технологических операций и необходимых фотошаблонов;
· используется пониженное напряжение (около 1В);
· обеспечивают возможность обмена в широких пределах мощности на быстродействие (можно изменять на несколько порядков потребляемую мощность, что соответственно приведет к изменению быстродействия);
· хорошо согласуются с элементами ТТЛ.
На рис. 2.21,б показана схема перехода от элементов И 2 Л к элементу ТТЛ.
В цифровой схемотехнике цифровой сигнал - это сигнал, который может принимать два значения, рассматриваемые как логическая "1" и логический "0".
Логические схемы реализуются на логических элементах: "НЕ", "И", "ИЛИ", "И-НЕ", "ИЛИ-НЕ", "Исключающее ИЛИ" и "Эквивалентность". Первые три логических элемента позволяют реализовать любую, сколь угодно сложную логическую функцию в булевом базисе . Мы будем решать задачи на логические схемы, реализованные именно в булевом базисе.
Для обозначения логических элементов используется несколько стандартов. Наиболее распространёнными являются американский (ANSI), европейский (DIN), международный (IEC) и российский (ГОСТ). На рисунке ниже приведены обозначения логических элементов в этих стандартах (для увеличения можно нажать на рисунок левой кнопкой мыши).
На этом уроке будем решать задачи на логические схемы, на которых логические элементы обозначены в стандарте ГОСТ.
Задачи на логические схемы бывают двух видов: задача синтеза логических схемы и задачи анализа логических схем. Мы начнём с задачи второго типа, так как в таком порядке удаётся быстрее научиться читать логические схемы.
Чаще всего в связи с построением логических схем рассматриваются функции алгебры логики:
- трёх переменных (будут рассмотрены в задачах анализа и в одной задаче синтеза);
- четырёх переменных (в задачах синтеза, то есть в двух последних параграфах).
Рассмотрим построение (синтез) логических схем
- в булевом базисе "И", "ИЛИ", "НЕ" (в предпоследнем параграфе);
- в также распространённых базисах "И-НЕ" и "ИЛИ-НЕ" (в последнем параграфе).
Задача анализа логических схем
Задача анализа заключается в определении функции f , реализуемой заданной логической схемой. При решении такой задачи удобно придерживаться следующей последовательности действий.
- Логическая схема разбивается на ярусы. Ярусам присваиваются последовательные номера.
- Выводы каждого логического элемента обозначаются названием искомой функции, снабжённым цифровым индексом, где первая цифра - номер яруса, а остальные цифры - порядковый номер элемента в ярусе.
- Для каждого элемента записывается аналитическое выражение, связывающее его выходную функцию с входными переменными. Выражение определяется логической функцией, реализуемой данным логическим элементом.
- Производится подстановка одних выходных функций через другие, пока не получится булева функция, выраженная через входные переменные.
Пример 1.
Решение. Разбиваем логическую схему на ярусы, что уже показано на рисунке. Запишем все функции, начиная с 1-го яруса:
x , y , z :
| x | y | z | f | ||||
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
Пример 2. Найдите булеву функцию логической схемы и составьте таблицу истинности для логической схемы.
Пример 3. Найдите булеву функцию логической схемы и составьте таблицу истинности для логической схемы.
Продолжаем искать булеву функцию логической схемы вместе
Пример 4. Найдите булеву функцию логической схемы и составьте таблицу истинности для логической схемы.
Решение. Разбиваем логическую схему на ярусы. Запишем все функции, начиная с 1-го яруса:
Теперь запишем все функции, подставляя входные переменные x , y , z :
В итоге получим функцию, которую реализует на выходе логическая схема:
.
Таблица истинности для данной логической схемы:
| x | y | z | f | ||
| 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 |
Пример 5. Найдите булеву функцию логической схемы и составьте таблицу истинности для логической схемы.
Решение. Разбиваем логическую схему на ярусы. Структура данной логической схемы, в отличие от предыдущих примеров, имеет 5 ярусов, а не 4. Но одна входная переменная - самая нижняя - пробегает все ярусы и напрямую входит в логический элемент в первом ярусе. Запишем все функции, начиная с 1-го яруса:
Теперь запишем все функции, подставляя входные переменные x , y , z :
В итоге получим функцию, которую реализует на выходе логическая схема:
.
Таблица истинности для данной логической схемы:
| x | y | z | f | ||
| 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 1 |
Задача синтеза логических схем в булевом базисе
Разработка логической схемы по её аналитическому описанию имеет название задачи синтеза логической схемы.
Каждой дизъюнкции (логической сумме) соответствует элемент "ИЛИ", число входов которого определяется количеством переменных в дизъюнкции. Каждой конъюнкции (логическому произведению) соответствует элемент "И", число входов которого определяется количеством переменных в конъюнкции. Каждому отрицанию (инверсии) соответствует элемент "НЕ".
Часто разработка логической схемы начинается с определения логической функции, которую должна реализовать логическая схемы. В этом случае дана только таблица истинности логической схемы. Мы разберём именно такой пример, то есть, решим задачу, полностью обратную рассмотренной выше задаче анализа логических схем.
Пример 6. Построить логическую схему, реализующую функцию с данной таблицей истинности:
| x | y | f |
| 1 | 1 | 0 |
| 1 | 0 | 0 |
| 0 | 1 | 1 |
| 0 | 0 | 0 |
Решение. Разбираем таблицу истинности для логической схемы. Определяем функцию, которая получится на выходе схемы и промежуточные функции, которые на входе принимают аргументы x и y . В первой строке результатом реализации выходной функции при том, что значения входных переменных равны единицам, должен быть логический "0", во второй строке - при разных значениях входных переменных на выходе тоже должен быть логический "0". Поэтому нужно, чтобы выходная функция была конъюнкцией (логическим произведением).
Так же, как и стандартные Булевы выражения, информация на входах и выходах различных логических элементов или логических схем может быть собрана в единую таблицу – таблицу истинности.
Таблица истинности дает наглядное представление о системе логических функций. В таблице истинности отображаются сигналы на выходах логических элементов при всех возможных комбинациях сигналов на их входах.
В качестве примера, рассмотрим логическую схему с двумя входами и одним выходом. Входные сигналы отметим как «А» и «В», а выход «Q». Есть четыре (2²) возможных комбинаций входных сигналов, которые можно подать на эти два входа («ON — наличие сигнала» и «OFF — отсутствие сигнала»).
Однако, когда речь идет о логических выражениях и, особенно о таблице истинности логических элементов, вместо общего понятия «наличие сигнала» и «отсутствие сигнала» используют битные значения, которые представляют собой логический уровень «1» и логический уровень «0» соответственно.
Тогда четыре возможные комбинации «А» и «В» для 2-входного логического элемента можно представить в следующем виде:
- «OFF» — «OFF» или (0, 0)
- «OFF» — «ON» или (0, 1)
- «ON» — «OFF» или (1, 0)
- «ON» — «ON» или (1, 1)
Следовательно, у логической схемы имеющей три входа будет восемь возможных комбинаций (2³) и так далее. Для обеспечения легкого понимания сути таблицы истинности, мы будем изучать ее только на простых логических элементах с числом входов не превышающим двух. Но, несмотря на это, принцип получения логических результатов для многовходных элементов схемы остается таким же.
Практически, таблица истинности состоит из одного столбца для каждой из входных переменных (например, А и В), и один последний столбец для всех возможных результатов логической операции (Q). Следовательно, каждая строка таблицы истинности содержит один из возможных вариантов входных переменных (например, A = 1, B = 0), и результат операции с этими значениям.
Таблица истинности
Элемент «И»
Для логического элемента «И» выход Q будет содержать лог.1, только если на оба входа («А» и «В») будет подан сигнал лог.1
Микросхемы, содержащие логический элемент «И»:
- К155ЛИ1, аналог SN7408N
- К155ЛИ5 с открытым коллектором, аналог SN74451N
- К555ЛИ1, аналог SN74LS08N
- К555ЛИ2 с открытым коллектором, аналог SN74LS09N
Элемент «ИЛИ»
Выход Q, элемента «ИЛИ», будет иметь лог.1, если на любой из двух входов или же на оба входа сразу подать лог.1
Микросхемы, содержащие логический элемент «ИЛИ»:
- К155ЛЛ1, аналог SN7432N
- К155ЛЛ2 с открытым коллектором, аналог SN75453N
- К555ЛЛ1, аналог SN74LS32N
Элемент «НЕ»
В данном случае выход Q, логического элемента «НЕ», будет иметь сигнал противоположный входному сигналу.
Микросхемы, содержащие логический элемент «НЕ»:
- К155ЛН1, аналог SN7404N
- К155ЛН2 с открытым коллектором, аналог SN7405N
- К155ЛН3, аналог SN7406N
- К155ЛН5 с открытым коллектором, аналог SN7416N
- К155ЛН6, аналог SN7466N
Элемент «И-НЕ»
На выходе Q элемента «И-НЕ» будет лог.1 если на обоих входах одновременно отсутствует сигнал лог.1
Микросхемы, содержащие логический элемент «И-НЕ»:
- К155ЛА3, аналог SN7400N
- К155ЛА8, аналог SN7401N
- К155ЛА9 с открытым коллектором, аналог SN7403N
- К155ЛА11 с открытым коллектором, аналог SN7426N
- К155ЛА12 с открытым коллектором, аналог SN7437N
- К155ЛА13 с открытым коллектором, аналог SN7438N
- К155ЛА18 с открытым коллектором, аналог SN75452N
Элемент «ИЛИ-НЕ»
Только если на оба входа логического элемента «ИЛИ-НЕ» подать лог.0 мы получим на его выходе Q сигнал соответствующий лог.1
Микросхемы, содержащие логический элемент «ИЛИ-НЕ»:
- К155ЛЕ1, аналог SN7402N
- К155ЛЕ5, аналог SN7428N
- К155ЛЕ6, аналог SN74128N
Элемент «Исключающее ИЛИ»
В данном случае выход Q будет содержать лог.1, если на вход элемента «Исключающее ИЛИ» поданы два противоположных друг другу сигнала.
Микросхемы, содержащие логический элемент «Исключающее ИЛИ»:
- К155ЛП5, аналог SN7486N
Подведем итог, собрав все полученные ранее результаты работы логических элементов в единую таблицу истинности:
Любые цифровые микросхемы строятся на основе простейших логических элементов:
Рассмотрим устройство и работу цифровых логических элементов подробнее.
Инвертор
Простейшим логическим элементом является инвертор, который просто изменяет входной сигнал на прямо противоположное значение. Его записывается в следующем виде:
где черта над входным значением и обозначает изменение его на противоположное. То же самое действие можно записать при помощи , приведённой в таблице 1. Так как вход у инвертора только один, то его таблица истинности состоит всего из двух строк.
Таблица 1. Таблица истинности логического элемента инвертора
| In | Out |
|---|---|
| 0 | 1 |
| 1 | 0 |
В качестве логического инвертора можно использовать простейший усилитель с транзистором, включенном по (или истоком для полевого транзистора). Принципиальная схема логического элемента инвертора, выполненная на биполярном n-p-n транзисторе, приведена на рисунке 1.
Рисунок 1. Схема простейшего логического инвертора
Микросхемы логических инверторов могут обладать различным временем распространения сигнала и могут работать на различные виды нагрузки. Они могут быть выполнены на одном или на нескольких транзисторах. Наиболее распространены логические элементы, выполненные по ТТЛ, ЭСЛ и КМОП технологиям. Но независимо от схемы логического элемента и её параметров все они осуществляют одну и ту же функцию.
Для того, чтобы особенности включения транзисторов не затеняли выполняемую функцию, были введены специальные обозначения для логических элементов — условно-графические обозначения. инвертора приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение логического инвертора
Инверторы присутствуют практически во всех сериях цифровых микросхем. В отечественных микросхемах инверторы обозначаются буквами ЛН. Например, в микросхеме 1533ЛН1 содержится 6 инверторов. Иностранные микросхемы для обозначения типа микросхемы используется цифровое обозначение. В качестве примера микросхемы, содержащей инверторы, можно назвать 74ALS04. В названии микросхемы отражается, что она совместима с ТТЛ микросхемами (74), произведена по улучшеной малопотребляющей шоттки технологии (ALS), содержит инверторы (04).
В настоящее время чаще применяются микросхемы поверхностного монтажа (SMD микросхемы), в которых содержится по одному логическому элементу, в частности инвертору. В качестве примера можно назвать микросхему SN74LVC1G04. Микросхема произведена фирмой Texas Instruments (SN), совместима с ТТЛ микросхемами (74) произведена по низковольтовой КМОП технологии (LVC), содержит только один логический элемент (1G), им является инвертор (04).
Для исследования инвертирующего логического элемента можно использовать широкодоступные радиоэлектронные элементы. Так, в качестве генератора входных сигналов можно использовать обычные переключатели или тумблеры. Для исследования таблицы истинности можно даже применить обычный провод, который будем поочередно подключать к источнику питания и ли общему проводу. В качестве логического пробника может быть использована низковольтовая лампочка или светодиод, соединенный последовательно с токоограничивающим . Принципиальная схема исследования логического элемента инвертора, реализованная с помощью этих простейших радиоэлектронных элементов, приведена на рисунке 3.
Рисунок 3. Схема исследования логического инвертора
Схема исследования цифрового логического элемента, приведенная на рисунке 3, позволяет наглядно получить данные для таблицы истинности. Подобное исследование проводится в Более полные характеристики цифрового логического элемента инвертора, такие как время задержки входного сигнала, скорость нарастания и спадания фронтов сигнала на выходе, можно получить при помощи импульсного генератора и осциллографа (желательно двухканального осциллографа).
Логический элемент "И"
Следующим простейшим логическим элементом является схема, реализующая операцию логического умножения "И":
F(x 1 ,x 2) = x 1 ^x 2где символ ^ и обозначает функцию логического умножения. Иногда эта же функция записывается в другом виде:
F(x 1 ,x 2) = x 1 ^x 2 = x 1 ·x 2 = x 1 &x 2 .То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 2. В формуле, приведенной выше использовано два аргумента. Поэтому логический элемент, выполняющий эту функцию имеет два входа. Он обозначается "2И". Для логического элемента "2И" таблица истинности будет состоять из четырех строк (2 2 = 4) .
Таблица 2. Таблица истинности логического элемента "2И"
| In1 | In2 | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Как видно из приведённой таблицы истинности, активный сигнал на выходе этого логического элемента появляется только тогда, когда и на входе X, и на входе Y будут присутствовать единицы. То есть этот логический элемент действительно реализует операцию "И".
Проще всего понять, как работает логический элемент "2И", при помощи схемы, построенной на идеализированных ключах с электронным управлением, как это показано на рисунке 2. В приведенной принципиальной схеме ток будет протекать только тогда, когда оба ключа будут замкнуты, а, значит, единичный уровень на ее выходе появится только при двух единицах на входе.
Рисунок 4. Принципиальная схема логического элемента "2И"
Условно-графическое изображение схемы, выполняющей логическую функцию "2И", на принципиальных схемах приведено на рисунке 3, и с этого момента схемы, выполняющие функцию “И” будут приводиться именно в таком виде. Это изображение не зависит от конкретной принципиальной схемы устройства, реализующей функцию логического умножения.
Рисунок 5. Условно-графическое изображение логического элемента "2И"
Точно так же описывается и функция логического умножения трёх переменных:
F (x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Её таблица истинности будет содержать уже восемь строк (2 3 = 4). Таблица истинности трёхвходовой схемы логического умножения "3И" приведена в таблице 3, а условно-графическое изображение на рисунке 4. В схеме же логического элемента "3И", построенной по принципу схемы, приведённой на рисунке 2, придётся добавить третий ключ.
Таблица 3. Таблица истинности схемы, выполняющей логическую функцию "3И"
| In1 | In2 | In3 | Out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Получить подобную таблицу истинности можно при помощи схемы исследования логического элемента "3И", подобной схеме исследования логического инвертора, приведенной на рисунке 3.
Рисунок 6. Условно-графическое обозначение схемы, выполняющей логическую функцию "3И"
Логический элемент "ИЛИ"
Следующим простейшим логическим элементом является схема, реализующая операцию логического сложения "ИЛИ":
F(x 1 ,x 2) = x 1 Vx 2где символ V обозначает функцию логического сложения. Иногда эта же функция записывается в другом виде:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 +x 2 = x 1 |x 2 .То же самое действие можно записать при помощи таблицы истинности, приведённой в таблице 4. В формуле, приведенной выше использовано два аргумента. Поэтому логический элемент, выполняющий эту функцию имеет два входа. Такой элемент обозначается "2ИЛИ". Для элемента "2ИЛИ" таблица истинности будет состоять из четырех строк (2 2 = 4).
Таблица 4. Таблица истинности логического элемента "2ИЛИ"
| In1 | In2 | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Как и в случае, рассмотренном для , воспользуемся для реализации схемы "2ИЛИ" ключами. На этот раз соединим ключи параллельно. Схема, реализующая таблицу истинности 4, приведена на рисунке 5. Как видно из приведённой схемы, уровень логической единицы появится на её выходе, как только будет замкнут любой из ключей, то есть схема реализует таблицу истинности, приведённую в таблице 4.
Рисунок 7. Принципиальная схема логического элемента "2ИЛИ"
Так как функция логического суммирования может быть реализована различными принципиальными схемами, то для обозначения этой функции на принципиальных схемах используется специальный символ "1", как это приведено на рисунке 6.
Рисунок 6. Условно-графическое изображение логического элемента, выполняющего функцию "2ИЛИ"
Дата последнего обновления файла 29.03.2018
Литература:
Со статьей "логические элементы" читают:
Любая логическая схема без памяти полностью описывается таблицей истинности... Для реализации таблицы истинности достаточно рассмотреть только те строки...
http://сайт/digital/SintSxem.php
Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например...
http://сайт/digital/DC.php
Достаточно часто перед разработчиками цифровой аппаратуры встаёт обратная задача. Требуется преобразовать восьмиричный или десятичный линейный код в...
http://сайт/digital/Coder.php
Мультиплексорами называются устройства, которые позволяют подключать несколько входов к одному выходу...
http://сайт/digital/MS.php
Демультиплексорами называются устройства... Существенным отличием от мультиплексора является...
http://сайт/digital/DMS.php
