Dioodi loogikaelemendid või, ja. Dioodväravad või ja Logic 2
LOOGIKAELEMENDID
Üldine informatsioon.
Eespool märgiti, et loogilised funktsioonid ja nende argumendid võtavad väärtusi log.0 ja log.1. Sel juhul tuleb meeles pidada, et seadmetes vastavad log.0 ja log.1 teatud taseme (või vormi) pingele. Kõige sagedamini kasutatavad kaks log.0 ja log.1 füüsilise esituse viisi: potentsiaal ja impulss.
Potentsiaalivormiga (joon. 2.1, a ja 2.1, b) kasutatakse log.0 ja log.1 tähistamiseks kahe taseme pinget: kõrgele tasemele vastab log.1 ( taseme logi.1) ja madal tase vastab log.0 ( taseme logi.0). Sellist loogiliste suuruste väärtuste esitamise viisi nimetatakse positiivseks loogikaks. Suhteliselt harva kasutatakse nn negatiivset loogikat, milles log.1 on määratud madalpinge tase ja log.0 on kõrge tase. Kui pole öeldud teisiti, kasutame edaspidi ainult positiivset loogikat.
Impulsivormi korral vastab log.1 impulsi olemasolule, loogiline 0 - impulsi puudumine (joon. 2.1, c).
Pange tähele, et kui potentsiaalivormiga saab signaalile vastavat informatsiooni (log.1 või log.0) määrata peaaegu igal ajal, siis impulssvormi puhul pingetaseme ja loogilise väärtuse vaheline vastavus. väärtus määratakse teatud diskreetsetel ajahetkedel (nn kellaajapunktid), mis on näidatud joonisel 2.1, täisarvudes t = 0, 1, 2, ...
Loogiliste elementide üldnimetused.
Aluse JA, VÕI, MITTE diskreetsete komponentide loogilised elemendid.
dioodielement VÕI (koost)
Dioodidel teostataval loogilisel elemendil VÕI on kaks või enam sisendit ja üks väljund. Element võib töötada nii loogiliste väärtuste potentsiaalse kui ka impulssesitusega.
Joonisel fig. 2.2,a on näidatud positiivse polaarsusega potentsiaalide ja impulssidega töötamiseks mõeldud dioodielemendi skeem. Negatiivse loogika ja negatiivsete potentsiaalide ehk negatiivse polaarsusega impulsside kasutamisel on vaja muuta dioodide polaarsust, nagu on näidatud joonisel 2.2, b.
Mõelge vooluringi toimimisele joonisel fig. 2.2a. Kui impulss (või kõrge potentsiaal) mõjub ainult ühele sisendile, avaneb selle sisendiga ühendatud diood ja impulss (või kõrge potentsiaal) edastatakse avatud dioodi kaudu takistile R. Sel juhul tekib polaarsusega pinge. mille juures on ahelate dioodid ülejäänud sisendites blokeerimispinge toimel.
riis. 2.2.
Kui log.1-le vastavaid signaale võetakse samaaegselt vastu mitmes sisendis, siis nende signaalide tasemete range võrdsuse korral avanevad kõik nende sisenditega ühendatud dioodid.
Kui avatud dioodi takistus on takisti R takistusega võrreldes väike, on väljundpinge tase sisendsignaali taseme lähedal, sõltumata sellest, mitu sisendit on samaaegselt log.1 signaaliga.
Pange tähele, et kui sisendsignaalide tasemed erinevad, avaneb ainult selle sisendi diood, mille signaali tase on kõrgeima väärtusega. Takistile R genereeritakse pinge, mis on lähedane sisenditele mõjuvatest pingetest suurimatele. Kõik teised dioodid on suletud, eraldades väljundist madala signaalitasemega allikad.
Seega moodustub elemendi väljundis log.1-le vastav signaal, kui vähemalt ühes sisendis on log.1. Seetõttu rakendab element disjunktsioonioperatsiooni (OR-operatsiooni).
Mõelge teguritele, mis mõjutavad väljundimpulsi kuju. Olgu elemendil n sisendit ja üks neist on varustatud ristkülikukujulise pingeimpulsiga allikast, mille väljundtakistus on Rout. Selle sisendiga ühendatud diood on avatud ja sellel on madal takistus. Kaugdioodid on suletud, nende p-n mahtuvused C d - üleminekud läbi sisenditega ühendatud allikate väljundtakistuste osutuvad ühendatud elemendi väljundiga paralleelselt. Koos koormuse ja paigaldusmahtuvusega C n moodustub paralleelselt R ühendatud samaväärne mahtuvus C eq \u003d C d + (n-1) C d (joonis 2.3, a).
Hetkel, mil sisendile antakse impulss, ei saa tänu mahtuvusele C ek väljundpinge järsult tõusta; see kasvab eksponentsiaalselt koos ajakonstandiga
(sest R välja< R), стремясь к значению U вх R/(R + R вых).
riis. 2.3.
Sisendimpulsi lõpus ei saa laetud kondensaatori C eq pinge järsult langeda; see väheneb eksponentsiaalselt ajakonstandiga (sel ajal on kõik dioodid suletud); sest väljundimpulsi katkemise kestus on pikem kui selle esiosa kestus (joonis 2.3, b). Järgmise impulsi andmine elemendi sisendisse on lubatud alles pärast seda, kui eelmise impulsi toimest väljundis jääkpinge on langenud teatud väikese väärtuseni. Seetõttu põhjustab väljundpinge aeglane langus vajaduse suurendada kella intervalli ja on seetõttu jõudluse vähenemise põhjus.
dioodielement JA (kokkusattumusahel)
JA-väraval on üks väljund ja kaks või enam sisendit. Dioodelement Ja suudab töötada nii potentsiaalse kui ka impulsi kujul esitatud teabega.
Joonis 2.4, a näitab positiivsete sisendpingete jaoks kasutatavat ahelat. Negatiivse loogika ja negatiivse sisendpinge ehk negatiivse polaarsusega impulsside kasutamisel on vaja muuta toitepinge polaarsust ja dioodide polaarsust (joon. 2.4, b).
riis. 2.4.
Olgu ühel joonisel 2.4 a oleva ahela sisendil madal pingetase, mis vastab tasemele log.0. Vool suletakse vooluahelas allikast E läbi takisti R, avatud dioodi ja madala sisendpinge allika. Kuna avatud dioodi takistus on väike, edastatakse sisendist avatud dioodi kaudu madal potentsiaal väljundisse. Ülejäänud sisenditega ühendatud dioodid, mida mõjutab kõrge pingetase, osutuvad suletuks. Dioodile mõjuva pinge saab määrata pingete summeerimisel, kui dioodi välisest vooluringist selle anoodilt katoodile mööda minna. Sellise möödaviigu korral osutub dioodi pinge võrdseks U d \u003d U out - U in. Seega on dioodide anoodidele rakendatav väljundpinge nende jaoks positiivne, kaldudes dioode avama; katoodile rakendatav sisendpinge on negatiivne, kaldudes dioodi sulgema. Ja kui sa oled väljas< u вх, то U д отрицательно и диод закрыт. Именно поэтому, когда на выходе элемента низкий потенциал (уровень лог.0), а на входе высокий потенциал (уровень лог.1), подключенный к этому входу диод оказывается закрытым.
Seega, kui vähemalt ühel sisendil on madalpinge (log.0), siis tekib elemendi väljundis madalpinge (log.0).
Laske kõrgetasemelistel pingetel (log.1) mõjuda kõikidele sisenditele. Nende tähendus võib veidi erineda. See avab dioodi, mis on ühendatud madalama pingega sisendiga. See pinge edastatakse dioodi kaudu väljundisse. Ülejäänud dioodid suletakse praktiliselt. Väljund seatakse kõrgetasemelisele pingele (log.1).
Seetõttu seatakse elemendi väljundis log.1 taseme pinge siis ja ainult siis, kui kõikidele sisenditele rakendatakse log.1 taseme pinget. Seega veendume, et element sooritab loogilise JA-tehte.
Võtke arvesse väljundimpulsi kuju (joonis 2.5).
Eeldame, et väljundiga on ühendatud mõni samaväärne mahtuvuslik element C eq, mille mahtuvus sisaldab koormuse, paigaldus- ja suletud dioodide mahtuvusi. Hetkel, kui pingeimpulss rakendatakse samaaegselt kõikidele sisenditele, ei saa pinge C eq juures (elemendi väljundis) järsult tõusta. Kõik dioodid on algselt suletud sisendpinged, mis on dioodide puhul negatiivsed. Seetõttu ühendatakse sisendallikad C eq-st lahti. Kondensaator C eq laetakse allikast E läbi takisti R. Pinge kondensaatoril (ja seega ka elemendi väljundis) kasvab eksponentsiaalselt ajakonstandiga (joonis 2.5, b). Sel hetkel, kui u out ületab sisendpingete miinimumi, avaneb vastav diood ja u in kasv peatub. Vool allikast E, mis oli varem suletud läbi Ceq, lülitub avatud dioodiahelasse.
riis. 2.5.
Sisendimpulsside lõpus avanevad kõik dioodid positiivse pingega nende jaoks u välja. Avatud dioodide ja sisendsignaaliallikate madalate väljundtakistuste kaudu toimub suhteliselt kiire tühjenemine C eq. Väljundpinge väheneb eksponentsiaalselt väikese ajakonstandiga .
Dioodielementide VÕI ja AND väljundimpulsside vormide võrdlus näitab, et VÕI-elemendis on impulsi katkestus suurem, AND-elemendis - selle esikülg.
transistori element EI (inverter)
riis. 2.6.
Toimingut EI saab rakendada joonisel fig 1 näidatud võtmeelemendiga. 2.6a. Pange tähele, et see element sooritab toimingu NOT ainult tõeväärtuste potentsiaalsel kujul. Kui sisendsignaal on madal, mis vastab log.0-le, on transistor suletud, selle väljundisse seatakse kõrgetasemeline pinge E (log1). Ja vastupidi, kõrgel sisendpinge tasemel (log.1 tase) on transistor küllastunud, selle väljundisse seatakse nullilähedane pinge (log.0 tase). Sisend- ja väljundpingete graafikud on näidatud joonisel fig. 2.6b.
Aluse JA-EI terviklikud loogilised elemendid ja nende parameetrid.
Integraalloogika elemente kasutatakse loogiliste väärtuste võimalikus esitusvormis.
DTL-tüüpi integreeritud elemendi JA-NOT vooluahel on näidatud joonisel fig. 2.7. Elemendi saab jagada kaheks järjestikuseks funktsionaalseks osaks. Sisendväärtused rakendatakse sellele osale, mis on diood JA värav. Elemendi teine osa, mis on valmistatud transistoril, on inverter (teostab toimingut EI). Seega sooritatakse elemendis järjestikku loogilised JA ja EI toimingud ning seetõttu rakendab see üldiselt loogilist JA-EI toimingut.
Kui elemendi kõikides sisendites toimib kõrgetasemeline pinge (log.1), siis ahela esimese osa väljundis (punktis A) tekib kõrgpinge. See pinge edastatakse läbi dioodide VD transistori sisendisse, mis on küllastusrežiimis, elemendi väljundis on pinge madal (log.0).
riis. 2.7.
Kui vähemalt ühel sisendil on madalpinge (log.0), tekib punktis A madalpinge (nullilähedane), transistor suletakse ja kõrgetasemeline pinge tekib punktis A. elemendi väljund (log.1). Dioodielemendi AND töö integreeritud versioonis erineb ülalkirjeldatud sama elemendi tööst diskreetsetel komponentidel selle poolest, et kui log.1 rakendatakse samaaegselt kõikidele sisenditele, osutuvad kõik dioodid suletuks. Tänu sellele väheneb sisendpinge log.1 toiteallika voolutarve väga väikeseks.
Vaatleme üksikasjalikumalt elemendi inverteri osa tööd. Esiteks märgime mõningaid integraallülituse transistoride omadusi. Mikroskeemides kasutatakse n-p-n tüüpi ränitransistore (sel juhul on kollektori toitepingel positiivne polaarsus ja transistor avaneb positiivse pingega aluse ja emitteri vahel). Joonisel fig. Joonis 2.8 näitab tüüpilist kollektori voolu ja pinget baasi ja emitteri vahel aktiivses režiimis. Selle karakteristiku eripära on see, et transistor hakkab praktiliselt avanema suhteliselt kõrgete baaspinge väärtuste juures (tavaliselt üle 0,6 V). See funktsioon võimaldab teha ilma baasnihke allikateta, kuna isegi kümnendiku volti positiivse baaspinge korral osutub transistor praktiliselt suletud. Lõpuks on veel üks mikrolülituse transistori omadus see, et küllastusrežiimis on pinge kollektori ja emitteri vahel suhteliselt kõrge (võib olla 0,4 V ja kõrgem).
riis. 2.8.
Olgu signaalid loogilise elemendi sisenditesse toidetud sarnaste elementide väljunditest. Võtame log.1 pinge 2,6 V, log.0 pinge 0,6 V, pinged avatud dioodidel ja küllastunud transistori baas-emitteri pinge 0,8 V.
Kui kõikidele sisenditele on rakendatud pinge 2,6 V (log.1 tase) (vt joonis 2.7), suletakse sisendite dioodid, vool allikast E 1 läbi takisti R 1, dioodid VD lähevad sisse transistori alus, transistori seadistamine küllastusrežiimile . Elemendi väljundis moodustub madalpinge 0,6 V (log.0 tase). Pinge U A võrdub dioodide VD pingete ja pinge U BE summaga: 3 0,8 \u003d 2,4 V. Seega on sisenddioodid pöördpinge all 0,2 V.
Kui vähemalt ühte sisenditest toidetakse madalpingega 0,6 V (log.0 tase), siis suletakse allikast E 1 tulev vool läbi takisti R 1 , avatud sisenddioodi ja sisendsignaali allika. Sel juhul U A \u003d 0,8 + 0,6 \u003d 1,4 V. Sellel pingel osutub transistor suletuks VD-dioodide (neid dioode nimetatakse dioodid). Allikast E 1 tulev vool, mis voolab läbi takisti R 1, dioodide VD ja takisti R 2, tekitab eelpinge dioodidel U A lähedase pingelanguse. Pinge U BE on positiivne, kuid palju väiksem kui 0,6 V ja transistor on suletud.
Element AND-NOT diood-transistori loogika (DTL)
Joonisel 2.9 kujutatud elemendi põhiahel, nagu ka ülalpool vaadeldud DTL-elemendi vooluahel, koosneb kahest järjestikku ühendatud funktsionaalsest osast: AND-operatsiooni teostavast ahelast ja inverteri vooluringist. TTL-elemendi AND-ahela konstruktsiooni eripäraks on see, et see kasutab ühte mitme emitteriga transistori MT, mis asendab DTL-ahela sisenddioodide rühma. MT-emitteri ristmikud toimivad sisenddioodidena ja kollektorsiide täidab elemendiahela inverteeriva osa transistori baasahelas eelpingesitusdioodi rolli.
Arvestades MT tööpõhimõtet, võib seda kujutada koosnevana eraldi transistoridest koos kombineeritud aluste ja kollektoritega, nagu on näidatud joonisel 2.9, b.
riis. 2.9
Olgu pingetase log.1 (3,2 V) rakendatud elemendi kõikidele sisenditele. Potentsiaalide võimalik jaotus ahela üksikutes punktides on näidatud joonisel 2.10, a. MT emitteri ristmikud osutuvad vastupidiseks (emitteri potentsiaalid on suuremad kui baaspotentsiaalid), MT kollektori ristmik, vastupidi, on päripingestusega (kollektori potentsiaal on madalam kui baaspotentsiaal). Seega saab MT-d kujutada pöördühendusega aktiivses režiimis töötavate transistoridega (sellise kaasamise korral vahetavad emitteri ja kollektori rolle). Mitme emitteriga transistor on konstrueeritud nii, et selle võimendus pöördlülitamisel on palju väiksem kui ühtsus. Seetõttu võtavad emitterid sisendsignaali allikatest väikese voolu (erinevalt DTL elementidest, kus see vool suletud sisenddioodide kaudu on praktiliselt null). Alusvool MT voolab läbi kollektori ristmiku transistori VT alusesse, hoides viimast küllastusrežiimis. Väljund on seatud madalale pingele (log.0).
riis. 2.10.
Mõelge ahela muule olekule. Olgu vähemalt ühel sisendil pingetaseme log.0. Saadud potentsiaalide jaotus on näidatud joonisel 2.10, b. MT baaspotentsiaal on suurem kui emitteri ja kollektori potentsiaal. Seetõttu on nii emitteri kui ka kollektori ristmikud ettepoole kallutatud ja MT on küllastusrežiimis. Kogu baasvool MT on suletud emitteri ristmike kaudu. Emitteri ja kollektori vaheline pinge on nullilähedane ning emitterile mõjuv madalpingetase edastatakse MT kaudu transistori VT alusele. Transistor VT on suletud, väljund on kõrgepinge tase (log.1 tase). Sel juhul on peaaegu kogu MT baasvool suletud MT päripingestusega emitteri ristmiku kaudu.
Integraalsete loogikaelementide põhiparameetrid
Kaaluge peamisi parameetreid ja nende parandamise viise.
Sisend koondamistegur määrab elementide sisendite arvu tõeväärtuslike muutujate esitamiseks. Suure sisendi koondamisteguriga elemendil on loogilisemad võimalused.
kandevõime (või väljund fanout) määrab sarnaste elementide sisendite arvu, mida saab selle elemendi väljundiga ühendada. Mida suurem on elementide kandevõime, seda vähem elementide arvu võib vaja minna digiseadme ehitamisel.
Kandevõime suurendamiseks DTL-is ja TTL-is kasutatakse ümberpööratava osa keerulist skeemi. Elementide diagramm koos ühe kompleksse inverteri võimalusega on näidatud joonisel 2.11.
riis. 2.11
Joonis 2.11a illustreerib lubatud elemendirežiimi. Kui kõikidele sisenditele rakendatakse log.1 taseme pinget, antakse kogu takistit R1 läbiv vool transistori VT2 alusele. Transistor VT2 avaneb ja läheb küllastusrežiimi. Transistori VT2 emitteri vool voolab transistori VT5 baasi, hoides seda transistori lahti. Transistorid VT3 ja VT4 on suletud, kuna nende mõlema emitteri ristmikul töötab pinge 0,3 V, millest transistoride avamiseks ei piisa.
Joonisel fig. 2.11b näitab väljalülitatud elemendi režiimi. Kui vähemalt ühel sisendil on log.0 taseme pinge, siis lülitatakse takisti R1 vool täielikult sisendahelasse. Transistorid VT2 ja VT5 on suletud, väljundpinge tase on log.1. Transistorid VT3, VT4 töötavad kahes järjestikku ühendatud emitteri järgijas, mille sisendisse toidetakse voolu läbi takisti R2 ja VT4 transistori emitteri vool toidab koormust.
Lihtsa inverteriga elemendi väljalülitatud olekus antakse koormusele vool toiteallikast läbi suure takistusega kollektortakisti Rk (vt joon. 2.11, b). See takisti piirab koormuse voolu maksimaalset väärtust (koormusvoolu suurenemisega suureneb pingelang Rk kohal, väljundpinge väheneb). Kompleksse inverteriga elemendis antakse koormusele emitteri järgija ahelas töötava VT4 transistori emitteri vool. Kuna emitteri järgija väljundtakistus on väike, on väljundpinge nõrgem kui koormusvoolu kadedus ja koormusvoolu suured väärtused on lubatud.
Esitusloogilised elemendid on loogiliste elementide üks olulisemaid parameetreid, seda hinnatakse signaali levimise viivituse järgi elemendi sisendist väljundini.
Joonisel 2.12 on näidatud loogikaelemendi (inverteri) sisend- ja väljundsignaalide vorm: t 1,0 3 - elemendi väljundi olekust 1 olekusse 0 lülitamise viiteaeg; t 0,1 3 - lülitusviivitus olekust 0 olekusse 1. Nagu jooniselt näha, mõõdetakse viiteaega taseme keskmisel tasemel log.0 ja log.1 tasemete vahel. Keskmine signaali levimise viivitus t s cf = 0,5 (t 0,1 3 + t 1,0 3). Seda parameetrit kasutatakse signaali levimise viivituse arvutamiseks keerulistes loogikaahelates.
riis. 2.12
Vaatleme loogilise elemendi toimivust mõjutavaid tegureid ja toimivuse parandamise meetodeid.
Elemendis olevate transistoride lülituskiiruse suurendamiseks on vaja kasutada kõrgema sagedusega transistore ja lülitustransistore, et tekitada baasahelas suuri juhtvoolusid; viivitusaja märkimisväärne vähenemine saavutatakse transitorite küllastunud töörežiimi kasutamisega (sel juhul on välistatud aeg, mis kulub väiksemate kandjate neeldumiseks aluses, kui transistorid on välja lülitatud).
riis. 2.13
Seda protsessi saab kiirendada järgmiste meetoditega:
· R vähenemine (ja seega ajakonstandi vähenemine); aga samal ajal suureneb vooluallikast tarbitav vool ja võimsus;
· väikeste pingelanguste kasutamine elemendis;
· elemendi väljundis emitteri järgija kasutamine, mis vähendab koormusmahtuvuse mõju.
Allpool on emitter-sidestatud loogika loogiliste elementide kirjeldamisel näidatud nende meetodite kasutamine elementide kiiruse suurendamiseks.
riis. 2.13
Mürakindlus määratakse häire maksimaalse väärtuse järgi, mis ei põhjusta elemendi häireid.
Mürakindluse kvantifitseerimiseks kasutame nn ülekande tunnusjoon loogikaelement (inverter). Joonis 2.14 näitab selle tunnuse tüüpilist vormi.
riis. 2.14
Ülekandekarakteristikuks on väljundpinge sõltuvus sisendist. Selle saamiseks on vaja ühendada kõik loogikaelemendi sisendid ja väljundis pinget muutes märkida väljundis vastavad pinge väärtused.
Kui sisendpinge tõuseb nullist lävitasemeni log.0 U 0 p väheneb väljundpinge nivoo log.1 U 1 min . Sisendi edasine suurendamine toob kaasa toodangu järsu vähenemise. Sisendpinge suurte väärtuste korral, mis ületavad lävitaseme log.1 U 0 max . Seega on elemendi normaalsel tööl staatilises (stabiilses) režiimis sisendpinged U 0 p< u вх
Lubatud on sellised häired, mis sisendpingele asetatuna ei vii seda vastuvõetamatute väärtuste piirkonda U 0 p< u вх
Emitter-sidestatud loogikavärav
Emitteriga ühendatud loogika integreeritud elemendi tüüpiline diagramm on näidatud joonisel fig. 2.15.
riis. 2.15.
Transistorid VT 0, VT 1, VT 2, VT 3 töötavad voolulüliti ahelas, transistorid VT 4, VT 5 - väljundemitteri järgijates. Diagramm näitab potentsiaalide väärtusi erinevates punktides, kui sisendile rakendatakse log.1 taseme pinget; samade punktide potentsiaalide väärtused on sulgudes juhuks, kui elemendi kõikidele sisenditele rakendatakse log.0 taseme pingeid. Nende potentsiaalide väärtused vastavad järgmistele tasemetele:
· toitepinge E kuni = 5 V;
· tase log.1 U 1 = 4,3 V;
· tase log.1 U 0 = 3,5 V;
· avatud transistori U aluse ja emitteri vaheline pinge on \u003d 0,7 V.
Vaatleme ESL integraalse loogikaelemendi tööpõhimõtet (vt joonis 2.15).
Olgu Vx 1 pinge U 1 = 4,3 V. Transistor VT 1 on avatud; selle transistori emitteri vool tekitab takistile pingelanguse R U a = U 1 -U be = 4,3 - 0,7 = 3,6 V; kollektori vool tekitab takistile R k1 pinge U Rk1 = 0,8 V; pinge transistori kollektoris U b \u003d E k - U Rk1 \u003d 5 - 0,8 \u003d 4,2 V.
Transistori VT 0 U aluse ja emitteri vaheline pinge on VT0 \u003d U - U a \u003d 3,9 - 3,6 \u003d 0,3 V; sellest pingest ei piisa transistori VT 0 avamiseks. Seega viib mis tahes transistori VT 1, VT 2, VT 3 avatud olek transistori VT 0 suletud olekusse. Takisti R k2 läbiv vool on väga väike (voogub ainult transistori VT 5 baasvool) ja pinge kollektoril VT 0.
Vaatleme loogikaelemendi teist olekut. Kõigil sisenditel töötagu pinge log.0 U 0 \u003d 3,5 V. Sel juhul osutub lahtiseks transistor VT 0 (kõikidest transistoridest, mille emitterid on kombineeritud, see, mille alusel kõrgem pinge avaneb); U a = U - U be \u003d 3,9 - 0,7 \u003d 3,2 V; transistoride VT 1, VT 2, VT 3 aluse ja emitteri vaheline pinge on võrdne U on VT1 ... VT0 \u003d U 0 - U a \u003d 3,5 - 0,7 \u003d 0,3 V ja need transistorid on suletud; U b = 5 V; U \u003d 4,2 V.
Pinged punktidest b ja c edastatakse emitteri repiiterite kaudu elemendi väljunditesse; sel juhul pingetase väheneb väärtuse U be \u003d 0,7 V võrra. Pöörame tähelepanu olulisele asjaolule, et pinged väljunditel on võrdsed U 1 (4,3 V) või U 0 (3,5 V).
Uurime, milline loogiline funktsioon moodustub elemendi väljunditel.
Punktis in ja Out 2 tekib madalpinge, kui transistor VT 0 on avatud, st. juhul, kui x 1 \u003d 0, x 2 \u003d 0, x 3 \u003d 0. Mis tahes muu sisendmuutujate väärtuste kombinatsiooni korral suletakse transistor VT 0 ja genereeritakse kõrgetasemeline pinge Väljund 2. Sellest järeldub, et väljundis 2 moodustub disjunktsioon muutujatest x 1 Vx 1 Vx 1 . Väljas 1 moodustatakse funktsioon VÕI-EI.
Seetõttu täidab loogiline element OR-NOT ja OR toiminguid.
ESL-i mikroskeemides tehakse punkt d ühiseks ja punkt d on ühendatud toiteallikaga, mille pinge on -5 V. Sel juhul vähendatakse ahela kõigi punktide potentsiaali 5 V-ni.
Vaadeldav loogiline element kuulub kiireimate elementide klassi (lühike signaali levimise viivitusaeg) on tagatud järgmiste teguritega: avatud transistorid on aktiivses režiimis (mitte küllastusrežiimis); emitteri järgijate kasutamine väljunditel kiirendab väljunditega ühendatud mahtude laadimise protsessi; transistorid ühendatakse vastavalt lülitusahelale ühise alusega, mis parandab transistoride sagedusomadusi ja kiirendab nende ümberlülitamise protsessi; valitakse väike erinevus loogilistes tasemetes U 1 -U 0 = 0,8 V (see toob aga kaasa elemendi suhteliselt madala mürakindluse).
Loogikaelemendid MIS-transistoridel
riis. 2.16
Joonisel fig. 2.16 kujutab n-tüüpi indutseeritud kanaliga (nn n MIS-tehnoloogia) loogikaelemendi diagrammi. Peamised transistorid VT 1 ja VT 2 on ühendatud järjestikku, transistor VT 3 toimib koormusena. Kui elemendi mõlemale sisendile (x 1 \u003d 1, x 2 \u003d 1) mõjub kõrgepinge U 1, osutuvad mõlemad transistorid VT 1 ja VT 2 avatud ja seatakse madalpinge U 0 väljundis. Kõigil muudel juhtudel on vähemalt üks transistor VT 1 või VT 2 suletud ja väljundis on seatud pinge U 1. Seega täidab element loogilist NAND-funktsiooni.
riis. 2.17
Joonisel fig. 2.17 näitab VÕI-EI elemendi diagrammi. Selle väljundis seatakse madalpinge U 0, kui vähemalt ühel sisendil on kõrgepinge U 1, mis avab ühe põhitransistorist VT 1 ja VT 2.
riis. 2.18
Joonisel fig. 2.18 ahel on CMOS-tehnoloogia elemendi VÕI-EI lülitus. Selles on peamised transistorid VT 1 ja VT 2, koormustransistorid VT 3 ja VT 4. Olgu kõrgepinge U 1 . Sel juhul on transistor VT 2 avatud, transistor VT 4 suletud ning sõltumata teise sisendi pingetasemest ja ülejäänud transistoride olekust on väljundis seatud madalpinge U 0. Element rakendab loogilist VÕI-EI toimingut.
CMTD-ahelat iseloomustab väga madal voolutarve (ja sellest tulenevalt ka võimsus) toiteallikatest.
Integraalse süstimisloogika loogikaelemendid
riis. 2.19
Joonisel fig. 2.19 näitab integraalse süstimisloogika loogikaelemendi topoloogiat (I 2 L). Sellise struktuuri loomiseks on vaja kahte difusioonifaasi n-tüüpi juhtivusega ränis: esimese faasi käigus moodustuvad piirkonnad p 1 ja p 2, teises faasis - piirkonnad n 2 .
Elemendi struktuur on p 1 -n 1 -p 2 -n 1 . Sellist neljakihilist struktuuri on mugav kaaluda, kujutades seda kahe tavapärase kolmekihilise transistori struktuuri ühendusena:
lk 1 - n 1 - lk 2 n 1 - lk 2 - n 1
Sellisele kujutisele vastav skeem on näidatud joonisel 2.20, a. Mõelge elemendi toimimisele vastavalt sellele skeemile.
riis. 2.20
Transistor VT 2 struktuuriga n 1 -p 2 -n 1 täidab mitme väljundiga inverteri funktsioone (iga kollektor moodustab elemendi eraldi väljundi vastavalt avatud kollektori ahelale).
Transistor VT 2, nn pihusti, on struktuuriga nagu p 1 -n 1 -p 2 . Kuna nende transistoride pindala n 1 on ühine, tuleb transistori VT 2 emitter ühendada transistori VT 1 alusega; ühise ala p 2 olemasolu toob kaasa vajaduse ühendada transistori VT 2 alus transistori VT 1 kollektoriga. Nii moodustub transistoride VT 1 ja VT 2 ühendus, mis on näidatud joonisel 2.20, a.
Kuna transistori VT 1 emitterile mõjub positiivne potentsiaal ja baas on nullpotentsiaalil, on emitteri ristmik ettepoole kaldu ja transistor avatud.
Selle transistori kollektori vool võib sulgeda kas transistori VT 3 (eelmise elemendi inverter) või transistori VT 2 emitteri ristmiku kaudu.
Kui eelmine loogiline element on avatud olekus (transistor VT 3 on avatud), siis selle elemendi sisendis madalpingetase, mis VT 2 alusel toimides hoiab selle transistori suletud olekus. Injektori VT 1 vool sulgub läbi transistori VT 3. Kui eelmine loogikaelement on suletud (transistor VT 3 on suletud), voolab injektori VT 1 kollektori vool transistori VT 2 alusesse ja see transistor on seatud avatud olekusse.
Seega, kui VT 3 on suletud, on transistor VT 2 avatud ja vastupidi, kui VT 3 on avatud, on transistor VT 2 suletud. Elemendi avatud olek vastab olekulogile.0, suletud olek olekulogile.1.
Injektor on konstantse voolu allikas (mis võib olla elementide rühmale ühine). Kasutage sageli elemendi tingimuslikku graafilist tähistust, mis on näidatud joonisel fig. 2.21b.
Joonisel fig. 2.21a näitab vooluringi, mis rakendab OR-NOT operatsiooni. Elementide kollektorite ühendamine vastab toimimisele nn paigaldus JA. Tõepoolest, piisab, kui vähemalt üks elementidest on avatud olekus (log.0 olek), siis suletakse avatud inverteri kaudu järgmise elemendi pihustivool ja seatakse madal tase log.0 elementide kombineeritud väljundis. Seetõttu moodustatakse selles väljundis väärtus, mis vastab loogilisele avaldisele x 1 x 2. Rakendades sellele de Morgani teisenduse, saadakse avaldis x 1 x 2 = . Seetõttu rakendab see elementide ühendus tõesti operatsiooni VÕI-EI.
riis. 2.21
Loogilistel elementidel JA 2 L on järgmised eelised:
· tagama kõrge integratsioonitaseme; I 2 L vooluahelate valmistamisel kasutatakse samu tehnoloogilisi protsesse, mis bipolaarsete transistoride integraallülituste valmistamisel, kuid tehnoloogiliste toimingute ja vajalike fotomaskide arv on väiksem;
· kasutatakse madalpinget (umbes 1 V);
· pakkuda võimalust vahetada võimsust kiiruse vastu laias vahemikus (saate muuta energiatarbimist mitme suurusjärgu võrra, mis viib vastavalt kiiruse muutumiseni);
· on TTL-i elementidega hästi kooskõlas.
Joonisel fig. 2.21b näitab üleminekuskeemi elementidelt JA 2 L TTL elemendile.
Digitaallülitustes on digitaalsignaal signaal, mis võib omandada kaks väärtust, mida peetakse loogiliseks "1" ja loogiliseks "0".
Loogikalülitused rakendatakse loogilistel elementidel: "EI", "JA", "VÕI", "JA-EI", "VÕI-EI", "XOR" ja "Ekvivalentsus". Esimesed kolm loogilist elementi võimaldavad realiseerida mis tahes suvaliselt keerukat loogilist funktsiooni tõeväärtuse alusel. Lahendame Boole'i baasil realiseeritud loogikalülituste ülesandeid.
Loogikaelementide tähistamiseks kasutatakse mitmeid standardeid. Levinuimad on Ameerika (ANSI), Euroopa (DIN), rahvusvahelised (IEC) ja Venemaa (GOST). Alloleval joonisel on näidatud nende standardite loogiliste elementide tähistused (suurendamiseks võite klõpsata pilti hiire vasaku nupuga).
Selles õppetükis lahendame loogikaahelate ülesandeid, milles loogikaelemendid on määratud GOST-i standardis.
Loogikalülituste ülesandeid on kahte tüüpi: loogikalülituste sünteesimise probleem ja loogikaahelate analüüsi probleem. Alustame teist tüüpi probleemidega, kuna selles järjekorras on võimalik kiiresti õppida loogikaskeeme lugema.
Kõige sagedamini käsitletakse loogikaahelate ehitamisega seoses loogika algebra funktsioone:
- kolm muutujat (vaadatakse analüüsiülesannetes ja ühes sünteesiülesandes);
- neli muutujat (sünteesiülesannetes, see tähendab kahes viimases lõigus).
Vaatleme loogiliste ahelate ehitust (sünteesi).
- tõeväärtuses "AND", "OR", "NOT" (eelviimases lõigus);
- samuti levinud alustel "JA-EI" ja "VÕI-EI" (viimases lõigus).
Loogikaahelate analüüsi ülesanne
Analüüsi ülesanne on määrata funktsioon f mida rakendab antud loogikalülitus. Sellise probleemi lahendamisel on mugav järgida järgmist toimingute jada.
- Loogiline skeem on jagatud tasanditeks. Tasemele määratakse järjekorranumbrid.
- Iga loogilise elemendi väljundid tähistatakse soovitud funktsiooni nimega, mis on varustatud digitaalse indeksiga, kus esimene number on astme number ja ülejäänud numbrid on astme elemendi järjekorranumber.
- Iga elemendi jaoks kirjutatakse analüütiline avaldis, mis seob selle väljundfunktsiooni sisendmuutujatega. Avaldise defineerib antud loogilise elemendi poolt realiseeritud loogiline funktsioon.
- Mõnede väljundfunktsioonide asendamine teistega toimub seni, kuni saadakse Boole'i funktsioon, mida väljendatakse sisendmuutujate kaudu.
Näide 1
Lahendus. Jagame loogikaahela tasanditeks, mis on juba joonisel näidatud. Kirjutame üles kõik funktsioonid, alustades 1. tasemest:
x, y, z :
| x | y | z | f | ||||
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
Näide 2 Leidke loogikaahela tõeväärtusfunktsioon ja koostage loogikaahela tõesuse tabel.
Näide 3 Leidke loogikaahela tõeväärtusfunktsioon ja koostage loogikaahela tõesuse tabel.
Jätkame koos loogikaahela Boole'i funktsiooni otsimist
Näide 4 Leidke loogikaahela tõeväärtusfunktsioon ja koostage loogikaahela tõesuse tabel.
Lahendus. Jagame loogikaahela tasanditeks. Kirjutame üles kõik funktsioonid, alustades 1. tasemest:
Nüüd kirjutame kõik funktsioonid, asendades sisendmuutujad x, y, z :
Selle tulemusena saame funktsiooni, mille loogikalülitus väljundis rakendab:
.
Antud loogikaahela tõesuse tabel:
| x | y | z | f | ||
| 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 |
Näide 5 Leidke loogikaahela tõeväärtusfunktsioon ja koostage loogikaahela tõesuse tabel.
Lahendus. Jagame loogikaahela tasanditeks. Selle loogikalülituse struktuuris on erinevalt eelmistest näidetest 5 astet, mitte 4. Kuid üks sisendmuutuja - madalaim - jookseb läbi kõik astmed ja siseneb otse esimese astme loogikaelemendisse. Kirjutame üles kõik funktsioonid, alustades 1. tasemest:
Nüüd kirjutame kõik funktsioonid, asendades sisendmuutujad x, y, z :
Selle tulemusena saame funktsiooni, mille loogikalülitus väljundis rakendab:
.
Antud loogikaahela tõesuse tabel:
| x | y | z | f | ||
| 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 1 |
Loogikaahelate sünteesimise probleem Boole'i baasil
Loogikalülituse arendamist selle analüütilise kirjelduse järgi nimetatakse loogikalülituse sünteesi probleemiks.
Iga disjunktsioon (loogiline summa) vastab elemendile "OR", mille sisendite arvu määrab disjunktsioonis olevate muutujate arv. Igale konjunktsioonile (loogikakorrutisele) vastab "AND" element, mille sisendite arvu määrab konjunktsioonis olevate muutujate arv. Iga eitus (inversioon) vastab elemendile "EI".
Sageli algab loogikalülituse projekteerimine loogikafunktsiooni määratlemisest, mida loogikalülitus peab rakendama. Sel juhul on antud ainult loogikaahela tõetabel. Analüüsime just sellist näidet ehk lahendame ülesande, mis on täiesti pöördvõrdeline ülalpool vaadeldud loogikaahelate analüüsimise probleemiga.
Näide 6 Koostage loogikalülitus, mis rakendab antud tõesuse tabeliga funktsiooni:
| x | y | f |
| 1 | 1 | 0 |
| 1 | 0 | 0 |
| 0 | 1 | 1 |
| 0 | 0 | 0 |
Lahendus. Analüüsime loogikaahela tõesuse tabelit. Määratleme funktsiooni, mis saadakse ahela väljundis ja vahefunktsioonid, mis võtavad sisendis argumente x Ja y. Esimesel real peaks väljundfunktsiooni rakendamise tulemus, arvestades, et sisendmuutujate väärtused on võrdsed ühega, olema loogiline "0", teisel real - erinevate väärtustega. sisendmuutujad, peaks väljund olema ka loogiline "0". Seetõttu on vajalik, et väljundfunktsioon oleks konjunkts (loogiline korrutis).
Nii nagu standardsete Boole'i avaldiste puhul, saab ka erinevate loogikaelementide või loogikalülituste sisendite ja väljundite teavet koguda ühte tabelisse – tõesuse tabelisse.
tõetabel annab visuaalse esituse loogiliste funktsioonide süsteemist. Tõetabelis kuvatakse loogikaelementide väljunditel olevad signaalid kõigi võimalike signaalide kombinatsioonide jaoks nende sisendites.
Vaatleme näiteks kahe sisendi ja ühe väljundiga loogikalülitust. Märgistame sisendsignaalideks "A" ja "B" ning väljundiks "Q". Nendele kahele sisendile saab rakendada nelja (2²) sisendsignaali kombinatsiooni ("ON - signaal on olemas" ja "OFF - signaal puudub").
Kui aga rääkida loogilistest avaldistest ja eriti loogiliste elementide tõetabelist, siis üldise mõiste "signaali olemasolu" ja "signaali puudumine" asemel kasutatakse bitiväärtusi, mis tähistavad loogikataset "1". ja loogikatase vastavalt "0".
Seejärel saab kahesisendilise loogikaelemendi nelja võimalikku kombinatsiooni "A" ja "B" esitada järgmiselt:
- "OFF" - "OFF" või (0, 0)
- "OFF" - "ON" või (0, 1)
- "ON" - "OFF" või (1, 0)
- "ON" - "ON" või (1, 1)
Seetõttu on kolme sisendiga loogikaahelal kaheksa võimalikku kombinatsiooni (2³) ja nii edasi. Tõetabeli olemuse lihtsaks mõistmiseks uurime seda ainult lihtsate loogikaelementide puhul, mille sisendite arv ei ületa kahte. Kuid vaatamata sellele jääb mitme sisendiga vooluahela elementide loogiliste tulemuste saamise põhimõte samaks.
Praktikas koosneb tõetabel ühest veerust iga sisendmuutuja jaoks (nt A ja B) ja ühest viimasest veerust loogilise operatsiooni kõigi võimalike tulemuste jaoks (Q). Seetõttu sisaldab iga tõetabeli rida üht võimalikku sisendmuutujat (näiteks A = 1, B = 0) ja nende väärtustega tehte tulemust.
tõe tabel
Element "Ja"
Loogilise elemendi "AND" puhul sisaldab väljund Q log.1 ainult siis, kui mõlemale sisendile ("A" ja "B") on antud signaalilogi.1
Mikroskeemid, mis sisaldavad loogilist elementi "AND":
- K155LI1, SN7408N analoog
- K155LI5 avatud kollektoriga, sarnane SN74451N-ga
- K555LI1, SN74LS08N analoog
- K555LI2 avatud kollektoriga, sarnane SN74LS09N-ga
VÕI element
VÕI elemendi Q väljundis on logi.1, kui üks kahest sisendist või mõlemad sisendid on kohe logitud.1
Loogikaelementi "OR" sisaldavad mikroskeemid:
- K155LL1, SN7432N analoog
- K155LL2 avatud kollektoriga, sarnane SN75453N-ga
- K555LL1, SN74LS32N analoog
Element "EI"
Sel juhul on Q väljundis, loogilises elemendis "EI", sisendsignaalile vastupidine signaal.
Mikroskeemid, mis sisaldavad loogilist elementi "NOT":
- K155LN1, sarnane SN7404N-ga
- K155LN2 avatud kollektoriga, sarnane SN7405N-ga
- K155LN3, sarnane SN7406N-ga
- K155LN5 avatud kollektoriga, sarnane SN7416N-ga
- K155LN6, SN7466N analoog
Element "AND-NOT"
Elemendi "AND-NOT" väljund Q on log.1, kui mõlemas sisendis korraga pole log.1 signaali
Mikroskeemid, mis sisaldavad loogilist elementi "AND-NOT":
- K155LA3, sarnane SN7400N-ga
- K155LA8, sarnane SN7401N-ga
- K155LA9 avatud kollektoriga, sarnane SN7403N-ga
- K155LA11 avatud kollektoriga, sarnane SN7426N-ga
- K155LA12 avatud kollektoriga, sarnane SN7437N-ga
- K155LA13 avatud kollektoriga, sarnane SN7438N-ga
- K155LA18 avatud kollektoriga, sarnane SN75452N-ga
VÕI-EI element
Ainult siis, kui rakendame OR-NOT loogikaelemendi mõlemale sisendile log.0, saame selle väljundis Q vastava log.1 signaali
Mikroskeemid, mis sisaldavad loogilist elementi "OR-NOT":
- K155LE1, SN7402N analoog
- K155LE5, sarnane SN7428N-ga
- K155LE6, sarnane SN74128N-ga
XOR element
Sel juhul sisaldab väljund Q log.1, kui XOR-elemendi sisendile rakendatakse kaks vastandlikku signaali.
Mikroskeemid, mis sisaldavad loogilist elementi "XOR":
- K155LP5, sarnane SN7486N-ga
Teeme kokkuvõtte, kogudes kõik varem saadud loogiliste elementide töö tulemused ühte tõetabelisse:
Kõik digitaalsed mikroskeemid on üles ehitatud kõige lihtsamate loogikaelementide alusel:
Mõelge digitaalse loogika elementide disainile ja toimimisele üksikasjalikumalt.
inverter
Lihtsaim loogikaelement on inverter, mis lihtsalt muudab sisendsignaali täpselt vastupidiseks. See on kirjutatud järgmisel kujul:
kus joon üle sisendväärtuse ja tähistab selle muutumist vastupidiseks. Sama toimingu saab kirjutada tabelis 1 toodud abiga. Kuna inverteril on ainult üks sisend, koosneb selle tõesuse tabel ainult kahest reast.
Tabel 1. Inverteri värava tõetabel
| sisse | Välja |
|---|---|
| 0 | 1 |
| 1 | 0 |
Loogilise inverterina saab kasutada kõige lihtsamat võimendit, mille transistor on sisse lülitatud (või väljatransistori allikas). Bipolaarsel n-p-n transistoril tehtud inverteri loogikaelemendi skemaatiline diagramm on näidatud joonisel 1.
Joonis 1. Lihtsaima loogilise inverteri skeem
Loogikainverteri kiipidel võib olla erinev signaali levimisaeg ja need võivad töötada erinevat tüüpi koormustel. Neid saab teostada ühel või mitmel transistoril. Levinumad loogikaelemendid on valmistatud TTL, ESL ja CMOS tehnoloogiate abil. Kuid sõltumata loogikaelementide skeemist ja selle parameetritest täidavad nad kõik sama funktsiooni.
Selleks, et transistoride sisselülitamise omadused ei varjaks täidetavat funktsiooni, võeti loogiliste elementide jaoks kasutusele spetsiaalsed tähised - tingimuslikud graafilised tähised. inverter on näidatud joonisel 2.
Joonis 2. Loogilise inverteri tavapärane graafiline tähistus
Inverterid on peaaegu kõigis digitaalsete mikroskeemide seeriates. Kodumaistes mikroskeemides tähistatakse invertereid tähtedega LN. Näiteks 1533LN1 kiip sisaldab 6 inverterit. Võõrad mikroskeemid mikroskeemi tüübi näitamiseks kasutatakse digitaalset tähistust. Näide IC-st, mis sisaldab invertereid, on 74ALS04. Mikroskeemi nimi näitab, et see ühildub TTL mikroskeemidega (74), mis on toodetud täiustatud väikese võimsusega Schottky tehnoloogia (ALS) järgi, sisaldab invertereid (04).
Praegu kasutatakse sagedamini pinnapealseid mikroskeeme (SMD mikroskeeme), mis sisaldavad igaüks ühte loogilist elementi, eelkõige inverterit. Näiteks on kiip SN74LVC1G04. Mikrolülitust toodab Texas Instruments (SN), ühildub TTL mikroskeemidega (74) on toodetud madalpinge CMOS tehnoloogia (LVC) järgi, sisaldab ainult ühte loogilist elementi (1G), tegemist on inverteriga (04).
Inverteeriva loogikaelemendi uurimiseks saate kasutada laialdaselt kättesaadavaid elektroonilisi elemente. Seega saate sisendsignaali generaatorina kasutada tavalisi lüliteid või lülituslüliteid. Tõetabeli uurimiseks võite kasutada isegi tavalist traati, mille vaheldumisi ühendame toiteallika või ühise juhtmega. Loogikasondina saab kasutada voolu piiravaga järjestikku ühendatud madalpingepirni või LED-i. Nende lihtsate elektrooniliste elementide abil teostatud inverteri loogikaelemendi uurimise skemaatiline diagramm on näidatud joonisel 3.
Joonis 3. Loogikainverteri uuringuskeem
Joonisel 3 kujutatud digitaalse loogika elemendi uurimise skeem võimaldab visuaalselt hankida andmeid tõetabeli jaoks. Sarnane uuring viiakse läbi ka digitaalse inverteri loogikaelemendi täielikumad omadused, nagu sisendsignaali viivitusaeg, signaali servade tõusu ja languse kiirus väljundis, saab saada impulsigeneraatori ja ostsilloskoop (eelistatavalt kahe kanaliga ostsilloskoop).
Loogiline element "AND"
Järgmine lihtsaim loogiline element on ahel, mis rakendab loogilise korrutamise "AND" toimingut:
F(x 1 , x 2) = x 1 ^ x 2kus sümbol ^ ja tähistab loogilist korrutamisfunktsiooni. Mõnikord kirjutatakse sama funktsioon erineval kujul:
F(x 1 , x 2) = x 1 ^ x 2 = x 1 x 2 = x 1 & x 2.Sama toimingu saab kirjutada tabelis 2 näidatud tõesuse tabeli abil. Ülaltoodud valem kasutab kahte argumenti. Seetõttu on seda funktsiooni täitval loogikaelemendil kaks sisendit. See on tähistatud "2I". Loogilise elemendi "2I" tõesuse tabel koosneb neljast reast (2 2 = 4) .
Tabel 2. Loogilise elemendi "2I" tõesuse tabel
| In1 | In2 | Välja |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Nagu ülaltoodud tõesuse tabelist näha, ilmub selle loogikaelemendi väljundis aktiivne signaal ainult siis, kui neid on nii X- kui ka Y-sisendis. See tähendab, et see loogiline element rakendab tegelikult "JA" operatsiooni.
Lihtsaim viis 2I loogikaelemendi toimimise mõistmiseks on vooluring, mis on ehitatud idealiseeritud elektrooniliselt juhitavatele lülititele, nagu on näidatud joonisel 2. Joonisel 2 on näidatud vooluahela skeem ainult siis, kui mõlemad lülitid on suletud, mis tähendab ühiku taset. selle väljundis kuvatakse ainult kahe ühikuga sisendis.
Joonis 4. Loogikaelemendi "2I" skemaatiline diagramm
Loogilist funktsiooni "2I" täitva vooluringi tavapärane graafiline esitus skeemidel on toodud joonisel 3 ja edaspidi näidatakse "JA" funktsiooni täitvaid ahelaid sellisel kujul. See pilt ei sõltu loogilist korrutamisfunktsiooni rakendava seadme konkreetsest vooluringi skeemist.
Joonis 5. Loogilise elemendi "2I" tingimuslikult graafiline kujutis
Kolme muutuja loogilise korrutamise funktsiooni kirjeldatakse samal viisil:
F(x 1 ,x 2 ,x 3)=x 1 ^x 2 ^x 3Selle tõesuse tabel sisaldab juba kaheksa rida (2 3 = 4). Kolmesisendilise loogilise korrutusahela "3I" tõetabel on toodud tabelis 3 ja tingimuslik graafiline pilt joonisel 4. Loogilise elemendi "3I" ahelas, mis on ehitatud vastavalt näidatud ahela põhimõttele joonisel 2 peate lisama kolmanda võtme.
Tabel 3. Loogilist funktsiooni "3I" täitva ahela tõesuse tabel
| In1 | In2 | In3 | Välja |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Sarnase tõesuse tabeli saate 3I loogikaelemendi uurimisahela abil, mis on sarnane joonisel 3 näidatud loogikainverteri uurimisahelaga.
Joonis 6. Loogilist funktsiooni täitva vooluahela tavapärane graafiline tähis "3I"
Loogiline element "OR"
Järgmine lihtsaim loogiline element on vooluahel, mis rakendab loogilise liitmise operatsiooni "OR":
F(x 1 , x 2) = x 1 Vx 2kus sümbol V tähistab loogilist liitmisfunktsiooni. Mõnikord kirjutatakse sama funktsioon erineval kujul:
F(x 1 ,x 2) = x 1 Vx 2 = x 1 + x 2 = x 1 |x 2.Sama toimingu saab kirjutada tabelis 4 toodud tõesuse tabeli abil. Ülaltoodud valem kasutab kahte argumenti. Seetõttu on seda funktsiooni täitval loogikaelemendil kaks sisendit. Selline element on tähistatud "2OR". Elemendi "2OR" tõesuse tabel koosneb neljast reast (2 2 = 4).
Tabel 4. Loogikaelemendi "2OR" tõesuse tabel
| In1 | In2 | Välja |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Nagu vaadeldaval juhul, kasutame skeemi "2OR" rakendamiseks võtmeid. Seekord ühendame võtmed paralleelselt. Tõetabelit 4 realiseeriv vooluahel on näidatud joonisel 5. Nagu ülaltoodud vooluringist näha, ilmub loogilise üksuse tase selle väljundisse kohe, kui mõni klahv on suletud, see tähendab, et vooluahel rakendab tabelis 4 näidatud tõetabel.
Joonis 7. Loogikaelemendi "2OR" skemaatiline diagramm
Kuna loogilise liitmise funktsiooni saab rakendada erinevate skeemide abil, kasutatakse selle funktsiooni tähistamiseks lülitusskeemidel spetsiaalset sümbolit "1", nagu on näidatud joonisel 6.
Joonis 6. Tingimuslikult graafiline kujutis loogilisest elemendist, mis täidab funktsiooni "2OR".
Faili viimase uuenduse kuupäev 29.03.2018
Kirjandus:
Artikliga "loogikaelemendid" loe järgmist:
Iga loogikalülitus ilma mäluta on täielikult kirjeldatud tõetabeliga... Tõetabeli realiseerimiseks piisab, kui arvestada ainult neid ridu...
http://website/digital/SintSxem.php
Dekoodrid (dekoodrid) võimaldavad teil teisendada ühte tüüpi binaarkoodi teiseks. Näiteks...
http://website/digital/DC.php
Üsna sageli seisavad digiseadmete arendajad silmitsi vastupidise probleemiga. Soovite teisendada kaheksand- või kümnendrea koodi...
http://website/digital/coder.php
Multiplekserid on seadmed, mis võimaldavad ühendada mitu sisendit ühe väljundiga ...
http://website/digital/MS.php
Seadmeid nimetatakse demultiplekseriteks ... Oluline erinevus multiplekserist on ...
http://website/digital/DMS.php
